射頻積體電路佈局設計工程師 的 十大專業職能？

itricollege

這些救是 無線通訊佈局設計、光纖通信佈局設計、和 微波通訊佈局設計等的 職能基準？

6 @, s# `1 d: p% `' r. ?5 F入門條件：以電子科系背景具備佈局相關工作經驗半年以上，或非電子背景，具備佈局設計相關工作經驗一年以上者？

$ t3 {6 N" k2 a) O* |: i消費性電子產品佈局設計 主要工作內容：個人行動通訊、數位 廣播電視、無線區無 線 區 域 網 路 WLANs(如IEEE 802.11a 、藍芽等 )？

通常工作中，哪三項問題最多？最需經驗交流？

ranica

招聘公司：A famous IC company
% U+ a2 {$ j* W( A2 O( N* g招聘岗位：Analog layout designer
- S* `2 I. {+ B* C9 c( X3 D9 U工作地点：Shanghai
9 v4 n8 V/ F  s1 s4 x1 g  F
岗位描述：
Job Function 1: Design block analog circuit. 2: Design block and top-level analog layout. 3: Build analog and digital pad library.
' H) _0 s7 k8 x0 E& k4 e" R
+ K) J' B$ i2 k! G! H职位要求：
Skills/Experience 1: Familiar with Composer, Virtuoso, layout XL, Calibre physical verification. 2: Solid fundamental knowledge in circuit, semiconductor and layout, such as matching, floor plan, size estimation. 3: Experience in high speed SERDES design and layout. 4: More than three years of analog circuit and layout experience. Responsibilities Education Requirements Bachelor degree in Semiconductor, Electronics Engineering.

ranica

招聘公司：a start-up company with high performance bletooth and Wifi technology
招聘岗位：IC Layout Engineer
工作地点：Shanghai
8 |( @) c+ {; y: M
7 @+ Q& \  f% x9 I; O  f- r; |: e岗位描述：
Job description The candidate will be responsible for RF and analog block circuit layout and verification including DRC, LVS, and antenna rule check etc, chip level floor planning and layout integration. Responsibilities - RF and analog block circuit floor planning and physical layout - Layout verification including DRC, LVS, and antenna rule check etc. - Chip level floor planning and layout integration - ESD pad layout
) y4 i& S) @5 B
2 F& g, \( K/ t1 r职位要求：
Qualifications - BS or above, Electrical Engineering - 2 year's or more industry experience is must - Successful tape-out experience is must - Knowledge about bulk CMOS process - Familiar with Layout and verification tools including Cadence virtuoso, and calibre LVS/DRC/PEX, etc - Good team work with circuit designer and backend designer is must. - Can read/write Calibre rule file is preferred.

ranica

资深 IC layout工程师
& x! b* g- Q' K. D客户 A global PC leading enterprise
地点 Shenzhen

* }  P$ J( \3 X0 K9 K* f主要职责：
! z- j, n$ Z5 R% m: ?# y* A; `/ m2 L1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具
5 [% a* g- G5 i4 C2 k0 ]2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证
3.协助电路设计人员调整电路设计
4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：
. A+ e; F5 r$ X; |1. 硕士以上学历，能够读写英文
. ]7 V7 X- D, v) _2 z$ `2. 8年以上直接的从事集成电路芯片版图设计工作经验
- I' \& e" e0 w. S8 n3. 熟悉模拟电路，对射频电路有一定了解者优先
9 v5 S' n/ ]- \  b) g" n' e4.有良好的团队精神，较强的沟通能力

公司简介
全球PC领导企业 。XX是一家极富创新性的国际化的科技公司。 作为全球个人电脑市场的领导企业，XX从事开发、制造并销售最可靠的、安全易用的技术产品及优质专业的服务，帮助全球客户和合作伙伴
/ W! N* Z3 o& l8 o# L取得成功。 公司成功的基础是让客户实现他们的目标：工作高效、生活丰富多彩。

ranica

数字版图工程师
4 V& u: g/ |  D6 ^) s
# Z* _; W- m& Z1 Y( X, J公      司：A famous IC company
" m2 Q* }# N7 ?8 m' c' I* k7 Q工作地点：苏州
, G" K' ~( J* b2 ^: l+ w' C
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
( @" q5 H) r% q# k" F# M/ k4 V
职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
( P) C; c/ ?$ \6 ]) e- C8 J4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
  o1 p( t2 F+ o1 L+ `5. 积极主动,团结合作, 有独立解决问题的能力,
5 u+ Y$ F/ u! C( k0 o6. 学历本科或以上
7. 两年后端工作经验