LDO的POWER MOS長度選擇?

satokazuo

LDO的POWER MOS長度用最小長度180nm(.18製程) OK嗎?
7 l5 t8 T( D3 r9 \: w$ I! J
: E8 p7 y8 l8 d目前使用TSMC 1P6M 0.18um 製作一顆LDO
# o) {! b# V0 e+ n8 [9 b  P7 k4 S- n+ H
$ i7 `4 h+ b5 y" Y$ V( Y利用常見的計算公式  加上要求Imax=50mA Vdrop=200mV KPp=66uA/V^2 帶入算出 W/L=38880

明顯的用最小長度180nm製作出來的面積最小~但明顯的180nm表現出來是短通道效應，一般常用的長通道模型不適合。
" Q' R+ L, ]; {  O1 A4 I+ F
. Z, u3 }0 A8 [4 E" P請問各路高手有何看法>?

finster

一般在作LDO的Power MOS我是不會用最小的minimum length,我會選擇minimum length再大一點的length,這是因為Fab的機台有好有壞,若用minimum作為Power MOS設計時,若機台的差異稍微差異一點就會影響很大,故而通常不建議
至於要加多大,通常會加個0.3um~1um之間,看情況有所調整

shaq

0.5um, 0.6um 的話，我 L 都取min. length.  但 0.18um 沒作過，也許可以，也許不行。 下了才知道~ 這種事情也說不準XD