|
Critical SoC Techniques for 1st Silicon Success; @( F, A9 q2 Q8 C. N
第一次就量產成功所需的關鍵SoC技術
( S3 c, N8 e2 T) i: y7 V0 q u. m9 ?: S
消費和通訊市場的發展日新月異,市場競爭日趨激烈,其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言,這些性能特性是必不可少的。6 w; v& X9 P7 W0 L; M
( ]7 k6 b7 V% z6 A4 D, r* M2 q
當話題轉到先進製程,許多晶片設計人員就會發現,要為此類先進應用提供所需的下一代性能、面積和功耗管理,他們也面臨著各種挑戰。, ], N1 A- B i3 u: Q1 c6 n N
8 I4 Q) B. U! G6 n6 I2 v/ `•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低,令設計工作日趨複雜。
( X ^( J7 J; V4 t z•低耗電模式意味著喚醒時間慢,並可能造成存儲狀態流失。* |9 b4 R1 V% |
•新的性能和功耗管理工具可能需要專門客制化的實現技巧,因而就拉長了設計週期。
* a; i8 q$ e8 o( ~0 e* `) E•為優化系統性能需要多次進行反復設計,因而推遲了產品的上市時間。+ ~( d! Y/ @7 g$ o- b/ g: G' N
•先進製程設計變得更為複雜,Sign off週期延長,測試工作變得更加困難。% z: a6 f5 B4 f3 z; b
/ |4 u8 h. @ H, F0 _8 T) P9 G上述這些設計困境使得設計週期延長、量產時間推遲,導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料,幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案,其中包括:
( O3 {3 U; f' Q3 w. {% y6 C# j7 K7 J
& }( U0 K1 a$ t% ]1 a1 P* d5 Y•在達到最高頻率之下,仍然可以進一步降低功耗。
4 S0 z% M% D6 F( h5 W2 m; X•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡,包括多電壓供電技術、DVFS等。
/ Y! L+ {' h: }( _•如何採用行業標準的EDA流程預測SoC性能,縮短設計週期。
; c* n9 P L; L5 I•如何從SoC設計環節開始提高產品良率。5 n. U! c/ ?5 a( @" f: P5 H" D D3 w
•如何驗證低功耗和multiple timing corners sign off.
4 M+ m' Y7 z- ?8 G8 ]0 m•快速實現一次量產成功的 “必備”技術。9 r4 W3 p; o3 ]2 u( f
8 z( Y% k3 E6 F1 t" }$ x* N3 }: R3 k作為一名先進製程晶片設計人員,必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進,為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前,請務必瞭解和掌握最新的制勝法寶,從而克服各種困難,設計出與眾不同的SoC,並縮短產品上市時間。立即註冊,參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|