請教一個LVS的問題

langrange

calibre做過LVS之後
- k6 A) L6 |3 Q; F. C+ K顯示Error：Connectivity errors
. y( u6 a- @' c而後在DETAILED INSTANCE CONNECTIONS中有如下信息：
, Z) q" b: Z8 x1 K3 iM0（4.600，2.200） MN（NMOS_5P0）                           XI0/MMN1 MN（NMOS_5P0）
6 ^. k# \- A' s6 h              g:5                                                                                   g:XI0/net17
                     s:5                                                                                   s:XI0/net17
+ J, z- M* w9 z# K                     d:VSSA                                                                             **VSSA**
6 M: E$ U6 D* \( P4 f                     b:VSSA                                                                             **VSSA**
/ o; M' Q: O1 @9 H! g$ u                   **VSSA**                                                                          s:BIAS
                   **VSSA**                                                                          b:BIAS
# @& J% {, K+ Z: M" {開始我覺得是MOS管的pin連接錯了
2 B9 O5 _) o2 c5 K7 [. B- O% J後來看了layout和source的netlist，裏面是這麼寫的
& X7 G$ B; y2 @1 j2 a; u5 T0 y+ T- @layout中：M0 VSSA 5 5 VSSA
source中：MMN1 net17 net17 VSSA VSSA
1 T) ?# N# y* [9 o在兩個netlist中，這兩個管子都和BIAS無關，但爲什麽上面會顯示MMN1的d和b接到了BIAS上？
我的錯誤在哪裡？請各位指點，多謝了。

o_alice

感覺M0的source 接錯了.
4 R* w$ `' M, g0 M, }Netlist  中: drain  gate  source sub
                          Net17  net17 vssa   vssa
, F& y3 |. X# y" I% eDrain 與gate 接一起
但是layout中把 gate 與 source  接在一起了.

langrange

問題已經找到了，還是自己太粗心，在symbol的連接中有跟線連錯了