請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
3 T' p% w3 M5 ?) kDE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?
0 P& [1 u" }/ D1 Z3 v
% A+ A6 w* ]. O5 {- N7 h1 A1 A我正在下載安裝 ISE Design suite 11.1,
不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt
9 ?7 x. O5 _- w/ [. c

    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
2) iMACT 11
3) PlanAhead 11
" \% N2 V. e% C5 ~" s4) ChipScope 11
: N! c' \: _' F$ F" z. p+ c: z
9 Y* \& }: r+ ?% N請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
4 g/ |! B* T6 Z8 g3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

; {& b+ E: J4 L0 T% M. A2 i建議你去找代理商的FAE要你所需要的資料

russell

Hi,

您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

3q~~~