Flash ADC 設計問題

waylanwaylan

各位大家好，最近我在做flash adc 遇見了許多問題。
; C/ V  n' U( i7 }
: [2 Y, A: W6 f( e( \6 J: q目前小弟在做"A 6-bit 1.3GSample/s A/D Converter in 0.35-um CMOS", BY Michael Byung Choi
- L% O: y- h) u$ p3 E& G  I, ]
' C& Z3 _) W' ]% S  a' O% ^4 o但目前案照論文上的電路模擬，大概只能模擬到Fs=600MHz,Fin=50MHz(ENOB=4.1)

. G$ Z3 D1 Y5 S) X卻無法像論文中一樣，可以取樣至1GSamples/s？

: d' `0 V& [! \- k7 @0 i不知道是何種原因呢？
7 B& ^& [0 W) r2 x0 a4 L

ENOB是使用"SPICE Explorer 2007.1"，但我不清楚正確度是否準確。

所以我有另外找MAXIM網站的一些資料。
/ \; P" i  T% o6 a7 V
"Histogram Testing Determines DNL and INL errors"
' J  n' B8 o4 e
但我卻不知道如何使用裡面MATLAB的程式，
; j* y3 R9 J, w4 R
是要輸數"0001、0010、0011"的二進制碼，還是"1、2、3"十進制的呢？
! T9 M9 `: s8 n$ i
7 s4 `. x8 F- [" p" C0 [
; I* x# t6 ]0 H6 F8 b以上小弟的問題，若有人有做過，可以分享一些經驗給我，好讓我可以知道與明瞭！

- b( j! ?' K* M) L感恩。