layout N-well 超過解決方法?

davidwww123

請問各位大大有什麼方法解決這問題嗎?
% g1 O9 Y. f& V# e8 ~' `或者有什麼建議~謝謝^^
1 h$ a' p+ d1 h
+ Q2 X" \! c! L  }+ R5 V2 X0 Q. p加了N-Well就出現以下的錯....
; E: o) P" @* D" ]0 C感覺是畫太大...
! b# |7 |- F  N2 D8 g不知是否有別的方法解決??  除了重畫....
, n6 q; X6 T9 e6 u- o感恩~
* S7 e) z5 \% L; Q$ ^
DRC錯誤:
' A0 n( ], q2 l8 [LATI.3A {@ N-well PICK-UP to PMOS max space < 20um
% }/ K7 H! @5 s4 }* w6 O# R! c" c  PASD NOT NPKUP}

m851055

哪些是NMOS哪些是PMOS請說明.............

davidwww123

全部都是PMOS
全部都是PMOS
- ~6 Q$ g3 k0 [* o% p( G7 D全部都是PMOS

m851055

改用較上層的metal做跳線try it.................

motofatfat

這個問題是 body 離太遠  不是 NWELL 畫太大
應該是中間的MOS 離邊上的 BODY 超過 20 UM
看能不能在中間 跑線的下方加 N+ OD 當BODY
6 {5 B; o( n! }3 q8 ?由兩旁加 CONT 和 M1 中間沒有 也 還好
! Y: A1 N( ?: g9 a  _2 i8 G試試看ㄅ

小包

hi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

clarkhuang

原帖由 小包 於 2009-10-19 12:50 PM 發表
  `3 ]0 n7 e5 rhi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

2 P* k' l8 A2 Z4 y% \3 Z同意上面大大 說的喔

她的意思就是這樣  不過好像應該是每20um就要加一個  是40um嗎??   感謝

小包

因為他在report上寫pmos到nw pick up要20um，而不是pick up到pick up，所以以mos來說左右20um或是上下20um（其實只要一邊<20um就ok了，譬如說左邊19um就碰到GR），所以相加一共是40um，也就是說n+GR的OD到OD最大只能是40um，這樣包在裡面的mos到pick up的spacing一定會小於20um。就是一般所說的latch up rule。design rule上通常都會定義哦~
0 g" ~# ?# Q- S1 b* p! ]
[ 本帖最後由 小包 於 2009-10-19 11:27 PM 編輯 ]

davidwww123

原帖由 motofatfat 於 2009-10-19 10:01 AM 發表
) i2 X6 V! j4 Y0 K$ i' c* x! C這個問題是 body 離太遠  不是 NWELL 畫太大
應該是中間的MOS 離邊上的 BODY 超過 20 UM
看能不能在中間 跑線的下方加 N+ OD 當BODY
; v. ?5 W1 |* Y, ^, _4 _由兩旁加 CONT 和 M1 中間沒有 也 還好
試試看ㄅ

; ]9 F, V, n1 y0 @感謝~motofatfat前輩的方法!!
: @- O# c& V+ ]; D. Q6 M讓我解決問題了! 謝謝

YuanII

感謝大大的告解!!
問題已解決~感恩