Hspice如何模擬fully differential OPA

sereniva · 發表於 2009-8-27 16:21:29

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS) netlist po在下一樓

1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0

這樣寫的話就是dc偏壓為0v，in1端交流 0.5v，in2端交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

2.求雙端輸出的gain

*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑

還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？

3.輸出阻抗與輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值

4.輸入共模範圍與輸出擺幅

這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？

以上問題
請您不吝賜教感激不盡 <(_ _)>

sereniva · 發表於 2009-8-27 16:23:04

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1 7 vdd pch l=0.35u w=30u
mp1 1 in1 7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

附上小弟寫的folded cascode(輸入為PMOS) netlist:

folded
.global vdd vss

.option acout=0

.option post=2
.option probe

.protect
.lib ./rf018.l tt
.unprotect

mp1 1 in1 7 vdd pch l=0.35u w=30u
mp2 2 in2 7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

vb1 b1 0 2.4
vb2 b2 0 -1.2
vb3 b3 0 -2.4

.op
.ac dec 10 100 100g

*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj · 發表於 2009-8-27 17:06:39

和单端输出的一样模拟!只是Gain是原来地一半而已

小美 · 發表於 2009-9-2 00:23:19

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019 · 發表於 2009-9-2 17:25:03

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔 · 發表於 2009-9-2 18:15:49

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1 7 vdd pch l=0.35u w=30u
mp1 1 in1 7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1 pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

deltachen · 發表於 2009-11-27 11:42:23

謝謝大大的分享~知識因分享而壯大！

arichpanda · 發表於 2009-11-28 15:20:21

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman · 發表於 2009-11-30 12:32:01

mp1 1 in1 7 vdd pch l=0.35u w=30u
mp1 1 in1 7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421 · 發表於 2009-11-30 16:06:44

再爬文還好有看到大大有提早先問得到答案了謝謝!!

anita66 · 發表於 2009-12-14 17:16:01

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj · 發表於 2009-12-17 15:55:21

仿真单边电路就可以了！

angelwin · 發表於 2009-12-21 14:32:03

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43 · 發表於 2009-12-24 02:54:55

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj · 發表於 2009-12-24 12:46:28

只要拿单边电路仿真就可以了！简单方便

king6288tw · 發表於 2009-12-31 16:51:14

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1 所以gain=V(vout)/V(Vin) , Vin是1 所以省了直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310 · 發表於 2011-4-12 16:54:52

收穫好大~~~
謝謝分享XD~~

anita66 · 發表於 2011-4-26 13:37:47

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~

		自動登錄	找回密碼
密碼			申請會員

[問題求助] Hspice如何模擬fully differential OPA