Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

) m7 k2 \' {- T; J( V1.
9 s; Z8 r: N% K. K7 L4 d0 _首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

* K& e2 ?3 a/ P8 \9 b0 b0 ~*輸入端的描述
vd 9 0 dc 0 ac 1
0 P6 S0 T6 Y% _$ ]: Hevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0


這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

3 I# z3 ~: A) Y
: i; h- k/ i* l6 G' s1 K3 B
4 x6 S, \) ~2 P. E5 [& F
2 \, B! M. I7 f( T2.求雙端輸出的gain
$ x; E1 @  N' N5 N
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

, U# `- _' H7 ~! D# \6 `5 c+ b我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
+ w) W) \" D6 E( u真是非常困惑
) T/ G' |8 C1 z: B  {4 Y0 t
/ b) h. N) y! o7 B! g7 R還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
+ W# m& \% t" ]7 R# u# e# y7 v(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)


; z# D& p$ x- z再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？



3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
! U6 i5 d1 s$ J+ x0 U3 G9 q' r. o單端的時候直接下 .tf v(out) vin
( Q0 D3 r  g0 T  e/ n* [0 H8 K/ W但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

: x8 g' M1 F2 ^/ H+ \! m還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
' n& o5 N% Y6 \: }, ?3 W! X1 Y: g因為我設計的是sensor readout電路
( z1 }$ J5 k4 h6 s8 s( m2 W9 Y為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
6 f4 U: ?8 b2 r  E* l) _7 u
2 I) Z( l* Y0 o* _/ {. T

, u  J& u* Z- X5 S8 ]- a' X) U
4.輸入共模範圍 與 輸出擺幅
1 C) M0 J' q1 N/ }2 l$ k- G8 m" j
6 z% R" k( N- y這個問題在書上找不到
& Q1 w! g( u1 d8 M, i8 z是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
' S7 q0 A. x6 |% v' mhspice有比較快的方法可以獲得這些資訊嗎？
* `; N: m, ~! }5 d  p4 R; C
2 c: z3 x$ k& y$ G, S  h0 `# R$ z/ r

9 O- Y" \7 p; m1 g) a7 x" S% I
以上問題
. F) o7 z" U" Z' X/ |$ M. ~請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
0 o; |% c4 j8 R' Z最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
4 t: T3 f" M. n5 |: omp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？
9 G' |6 b3 e9 y, K! M) Q

; @6 ~+ c3 m( O, \; l, M

附上小弟寫的folded cascode(輸入為PMOS) netlist:
1 u0 X! C# v! \$ ?9 k3 F* H( X
folded
.global vdd vss

( q0 N% s0 X2 R, N: T.option acout=0

* Y! X4 Y! F  Y" p+ J' w; ~- p1 \3 Z1 ^.option post=2
.option probe
8 v- z7 c2 t3 L3 [6 F& g+ L. Z* i9 Z
.protect
  C' K$ E- ]5 W: Z0 [3 P. D! u.lib ./rf018.l tt
.unprotect

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
/ V' l1 d4 K1 I! r, Y2 Mmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
+ x8 ^9 e, Y/ N5 c, hmn1 out2 b2 1 vss nch l=0.35u w=5u
- ^5 w7 y0 G* B; Amn2 out1 b2 2 vss nch l=0.35u w=5u
: ^5 z4 J+ M1 Jmn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

( A, q$ |6 Z: C  A  T* V*輸入端的描述
vd 9 0 dc 0 ac 1
& S* o8 d# Z4 R6 \) m- ]evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
6 k5 A" R2 D& Nvss vss 0 dc -3.3v

vb1 b1 0 2.4
- N+ H, I3 p0 ~' x8 [vb2 b2 0 -1.2
% h% ^& h0 c2 ]! ?vb3 b3 0 -2.4

( P$ u4 v& R7 E/ Y6 K. i3 T/ ]9 y.op
  d! k4 W# D" W7 }( s% r.ac dec 10 100 100g
7 H* K9 X1 M8 l' F) b5 d- k- V3 H
*讀取輸出端的描述
  C' L! B9 I, E.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
5 N7 F* g0 p+ W0 v因為是你實際上Gain是看VOP-VON
) B4 e' X6 h; A9 H0 L差兩倍gain實際上也才差6dB左右
8 W4 o, O5 T* l# [所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
! E2 M  c1 M0 t最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
5 }  Q4 s+ c" U  C" d6 ^mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
$ @% I8 D7 D; ^8 E! l這兩種寫法有什麼差別嗎？(模擬或layout上)
$ l3 Q# H6 i7 [1 Z9 ?/ f======================================
我絕得啦！雖然width感覺都相同
, ~& O& f! P  B/ }  [5 J$ t但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
$ E6 H7 D9 G' q: v1 r1 Z像是Vt~~或者mobility.....
. b( G% n/ N( h2 T在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
( B5 \$ |$ y$ R. n& i8 h
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
. P' |' J1 j; Y上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
5 H9 x: Y9 c  O' f可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
& B; Q2 S3 L: a9 S$ m9 |2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
$ F& n1 F, [6 ?" z3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
: r  }' B1 \% h- e% y' w" g3 O4.Allen的書應該有。
$ B+ E' w; a1 Q9 g- v$ ?5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
2 }' w0 I: P- E4 o1 @. U謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~