DLL vs. PLL

taofeng

请问同�用DLL和PLL架构�计的频率综合器， 为什么一般DLL（或者说全数字的）要比PLL的功耗要低？ 是由于DLL没有VCO的原因吗？？
+ |" c3 {2 E' N& D1 p& h. V  W
8 ]* Z2 J2 z6 K) W$ b谢谢！

finster

DLL是利用delay cell來產生出所需要的phase,如同afor所言,它是藉由電壓控制來調整delay time為多少的一種架構
' N% X9 W, c) G1 K! u$ X) L而PLL基本上也是一種藉由電壓控制來產生出振盪頻率的一種架構,不過,它是close loop的一種方式
. ~3 r% O2 i9 ?3 p0 g" C8 I其實,DLL和PLL兩者非常接近,就以應用層面來說,PLL的應用層面會比DLL來的廣一些
DLL和PLL都可以由純數位來實現,不過,一般來說,PLL還是比較適合用類比的方式來實現
而DLL,就以我個人的使用,可以為類比,也可以為數位,不過,我個人比較偏向用類比的方式來實現,而它的耗電,其實兩者的耗電差不多,但若是用純數位來實現,當然是DLL會比較省電
而DLL的VCDL,其實你可以把它視為VCO的一種變形電路來看待會比較容易理解

super

DLL也是有VCO 只是他用INVERTER TYPE作VCO ..
我是認為應該是 INVERTER TYPE的VCO 本身耗電就小 而LC 的VCO 耗電量大 ,,
. j# D/ ~% k8 F  H& E6 [, [/ `這是我的淺見 不知道其他人有無其他見解.

afor

DLL 的delay cell基本上不叫VCO而是稱為VCDL(voltage control delay line)

gyamwoo

是因為invertor type的vcdl是處於on/off的訊號，而LC的MOS是處於sat/tri的使電流一直時都有。
可以這樣說它們power相距甚大的原因嗎？

semico_ljj

我觉得在高速情况下，VCDL的耗电也不低！可能VCDL工艺上实现比LC简单吧

layes2

DLL 's area should less than PLL
and more stable. (90 degree)
other things are the same.

einsect

謝謝
9 i% x' D5 q7 j5 w# f7 Y( G對我獲益良多
我也在研究這個東西
# U" ?( k! l! N3 x6 m感恩
7 W" U$ E( K' `+ {7 r$ I$ I~~~~~~~~~

c2467

謝謝大大的分享~知識因分享而壯大！

oric

版主講解的很清楚~讓我受益良多~感謝

p12345q1

最近在研究PLL與DLL, 感謝大大無私分享!!