請問各位師兄乘法器的設計

semiartist

小弟現在需要實現如下運算：y= k * t1/t2 * vs 其中k是常數，t1,t2是脈沖寬度，也就是時間量，vs是電壓信號。由於系統是類比環境，不想數位化，小弟的想法是：
2 v- ]  z) r! O/ A/ N  @" j: ~  Y
! [' ~8 ^' v! ^8 ?3 y首先通過積分電路，把t1,t2轉化為電壓信號v1,v2；然後通過2個乘法器來實現，其中一個通過opa實現除法功能。不知這種方案如何？請問有沒有其他更好的方法？
. K9 W7 g  w1 |$ t/ D% M* ^- O0 v
關於乘法器的設計，該用何種結構呢？小弟只知道3種結構：
  l" S% C9 C0 l8 N8 Z) p" q8 H1〉就是Gilbert Multiplier,這個我比較熟悉，以前用它作過VGA，但線性範圍實在太窄，所以對這種結構來說很是擔心它的線性範圍，不知各位師兄有何建議？
2〉就是對數結構的，沒用過，不知各位師兄覺得如何？
6 ^) I0 Z5 n. e. D3〉就是pwm方式的，但小弟擔心過於復雜，因為我的信號頻率在60-80k左右，如果用pwm方式，那頻率是不是太快了？濾波是不是問題？

: `6 H' }2 I  r9 x先謝謝啦！

liuyanruuestc

如果你是要在FPGA内做乘法，可以通过内部DSPBLOCK的设计软件做。比如ALTERA的为DSPBuilder。比较方便

semiartist

原帖由 liuyanruuestc 於 2009-7-20 08:34 AM 發表
) b) U  D5 I0 z9 m6 Y: [如果你是要在FPGA内做乘法，可以通过内部DSPBLOCK的设计软件做。比如ALTERA的为DSPBuilder。比较方便

8 C; y1 ~3 ?8 i# p- N
& o' X5 U% l4 S0 e) X# _- I謝謝師兄的回復。只是小弟的項目是power IC，主要是類比的環境。
& T3 ^6 `( _, i2 E1 Q在網上搜了一些資料，參考中。

懇請大大們幫幫忙，談談各種結構的類比乘法器。謝謝！

jeffshein

hello Semiartist:
8 g- z* O& Q0 i* g我也是第一次作乘法器
而且需要做full range input
! v. @( C+ K: H4 ^4 Z% B我的作法是將兩個輸入端先除100倍下來
  B- E" \/ D$ o, _! n在level shift
5 z) q/ ]. P: N: e成出來以後 再用單端輸出放大
! n& p0 ~0 a8 k這樣使用gilter cell比較好用
  k/ R6 x" c# c& ^9 t% D不知你之前的做法是如何
願意交換一下心得嗎