想請問seal-ring的一些疑問~

averyer

各位前輩~

我想請問一下,seal-ring為什要接到vss呢?有人說是防止latch-up,有的是說防止靜電破壞內部電路,

但真正的功能是如何呢?請前輩能解答一下嗎?謝謝~

stephanie

我也有興趣知道
推
~每一步都有存在的意義~

jianping

你應該先想想seal-ring的功能是什麼,它是防止切割道(Scribe line)切割時,晶圓裂開裂進你的Core裡面.
- p( E, e; l, o" y+ T8 Z因此,若假設seal-ring失效了,擋不住了,真的從切割道裂開,一直裂到Core裡面,且碰到你的元件(Device),你會希望Short碰到你元件的是VDD或VSS,一般,如果短路到VSS危險性會小一點,除錯也較容易.
7 o; x9 d1 C, {+ S2 v) \( B這是我的淺見,請指教~~~

lnxmj

seal ring的本质作用在切割的时候，保护芯片。你说的其他作用，是附带产生的。

kazamigai

一般來講，最常使用得是P-SUB製程，seal-ring的底來說視為 P+ DIFFUSION ，而P+ DIFFUSION與P-SUB都同為P型，P-SUB一般來說都是接到地（vss），所以seal-ring也是需接到vss，不然會有問題，小弟淺見，有錯歡迎指教。

max671119

原則上是接到real power
/ \6 z7 K" y% |( }. Z其他的就跟樓上說的差不多了!!

lethalkiss1

原帖由 kazamigai 於 2009-7-24 09:13 AM 發表
' P( e2 Q, E2 i* j' m. |" P2 U一般來講，最常使用得是P-SUB製程，seal-ring的底來說視為 P+ DIFFUSION ，而P+ DIFFUSION與P-SUB都同為P型，P-SUB一般來說都是接到地（vss），所以seal-ring也是需接到vss，不然會有問題，小弟淺見，有錯歡迎指教。

% j8 V3 F' n0 @

& P+ w- L- c. @* E, O" ]请问下如果sealring 没有接到vss， 比如说 浮接， 会有什么问题呢？

nebula0911

一般來說所有的物體都會帶有靜電(只是多少而已),seal-ring除了要保護die在切割時的完整外,也是將切割時所帶入的靜電就近接地,避免衝擊die本體.這只是我自己的看法,有錯歡迎指教.謝謝!!

lethalkiss1

原帖由 nebula0911 於 2009-7-29 09:57 AM 發表
一般來說所有的物體都會帶有靜電(只是多少而已),seal-ring除了要保護die在切割時的完整外,也是將切割時所帶入的靜電就近接地,避免衝擊die本體.這只是我自己的看法,有錯歡迎指教.謝謝!!

4 }, m$ q8 S$ h, m8 Q/ I9 S如果sealring 接到了vss， 肯定会通过metal和chip内的vss 连接吧，  这样切割时产生的静电不是就带到chip内部了吗？ 切割的时候chip内所有的signal 应该都是浮接状态吧， 是不是会影响到chip啊？

nebula0911

回答 lethalkiss:
sealring 與die 本體是有一段距離(可參閱各家Fab'design rule),中間有連接的只有psub(電阻值趨近於無限大),因切割所產生的靜電當然會跑最短/阻抗最小的路徑接地,再由切割時鄰近的sealring共同分攤所產生的電流.這樣對die本體的衝擊會降到最小.這應該也就是要有sealring存在的目的吧!

srx7spb

其實 rule 上並沒有說需要接電位 而且接了好像意義不大(主要是防止崩裂)

! w4 ?) T( m; j" |倒是可以分享一下 以前會當ESD Ring 來用 這麼多層METAL 又不需多佔空間

CHIP321

原帖由 lethalkiss1 於 2009-7-27 10:52 PM 發表

3 r& a+ O1 c# ~7 p  R) S5 O

请问下如果sealring 没有接到vss， 比如说 浮接， 会有什么问题呢？

5 }7 C9 F' L7 [* j9 `' c
浮接亦沒有問題，sealring主要作用在於其特殊的氧化/鈍化層結構，可以有效保護die免受應力破壞及可動離子污染。
& o6 g& G/ g3 J* }6 `$ \: [$ g! d在多電源情況下出於特殊考慮，可以floating，
當然樓上解釋亦非常正確，PSUB情況下floating可行，但是接power就要完蛋了。
8 h& W9 @, d8 y0 o0 r有些設計�sealring 兼做ground 的gardring，是否會在切割，或高濕等環境下產生不良影響，取決於Layout的細節設計，SMT后焊接溫度，應用環境，封裝結構有關，個人認爲，批量生産時，仔細設計應當是比較明智的做法。