《Design for Manufacturability and Yield for Nano-Scale CMOS》

jiming

Design for Manufacturability and Yield for Nano-Scale CMOS (Series on Integrated Circuits and Systems) (Hardcover)by Charles Chiang (Author), Jamil Kawa (Author)
Key Phrases: open critical area, final thickness range, defect size distribution function, Model Based Dummy Filling, Improving Critical Area, Practical Application (more...)
) o% a% b/ w! Y( U
: c, t8 S" ^6 Q; ? (1 customer review)
# O7 }4 {8 n* p$ W/ ~4 e, p5 [. o

List Price: $119.00 Price: $95.20 & this item ships for FREE with Super Saver Shipping. Details You Save: $23.80 (20%)

In Stock. , k$ M! Q% G3 |9 y* I: J0 ^. ?Ships from and sold by Amazon.com. Gift-wrap available.

Only 5 left in stock--order soon (more on the way).

Want it delivered Tuesday, March 17?  Order it in the next 13 hours and 24 minutes, and choose One-Day Shipping at checkout. % \6 n( d* {# {. oDetails

26 new from $70.69 11 used from $70.69

heavy91

3 T0 m# E8 @' _3 ]/ h+ j
+ @, |  f" M$ _& E! q

奈米CMOS電路可生產性與良率設計(Chiang:  Design for Manufacturability & Yield for Nano-Scale CMOS) ; E0 m9 t' ^; x

作者：張克正/唐經洲 譯(Chiang) 7 o2 H: T. N3 ]' S, T 年份：2010年 版 ISBN：9789866184123 ( O; U6 ~. A% {3 R2 c6 X7 ~ 書號：EE0373 規格：18開/平裝/單色 " L5 ?8 J, |5 ]. T7 \ 頁數：368 出版商：滄海書局 定價：$360元 + v4 ^, u( C8 o8 Q: g; @# \ 線上價：$324元 參考網址：http://www.springer.com/engineeri... 4 [; r" p' v8 `' M! B: x

heavy91

# q4 \- ~9 M$ \4 j: E　　當我們開始面對32nm CMOS 技術節點，負責設計與製造領域的人們也正努力於微影技術，這種技術讓所轉印出來的電路樣本可以極小於所使用的光源波長　(wave length)。這個技術必須要用到一些新材料、較好的間距、較高的冶金技術開孔率(aspect ratio metallurgies)。這個事實產生了三個可製造性上的問題，也就是： 可印製性(printability)、平坦性 (planarization)與晶粒間的變異 (intra-die variability)。我們會深入的探討在各個製程階段下對於以上三個問題的根本原因，這些原因都是不可以忽略的。可製造性與良率在目前來看都一樣，它們也不只是一個製造上、封裝上或測試上的問題，它們是整個積體電路設計領域的人所有的問題。不管是可製造性或者是良率都必須在一開始設計的時候就已經考量進去，它是我們大家的責任。 * B; F& |; {' e+ l　　這本書 Design for Manufacturability and Yield for Nano-Scale CMOS 會帶領讀者瞭解奈米CMOS 製程的各種可製造性與良率議題。我們會指出如何在設計階段或者是標準元件的佈局階段就將這些議題考量進來，並且討論如何針對關鍵區域設計函數庫(library)，及在佈局與擺放(place and route)階段加上一些協助微影的輔助性圖樣(lithography artifacts)。基於CMP 模型的模擬與虛擬填充(dummy fill insertion)、光罩的規劃 (mask planning)、模擬與製造、統計型設計 (statistical design)、統計型的時序收斂(statistical timing closure)這些議題我們也會加以討論。這些議題會讓設計師避免跳入陷阱，並且養成一個好習慣可以提升可製造性與良率。這本書是一個嚴謹的設計師一定要讀的書，它也是各個年級的研究生想要進入IC 設計或者是EDA領域很好的一本入門書。

heavy91

張克正 ) N( A) D7 d) h2 i張克正博士，目前在國立清華大學資訊工程研究所執教CMOS 電路設計課程，並且進行學術研究電子電路設計自動化 (EDA) 軟體、奈米CMOS 電路可生產性設計(DFM)與高頻電子電路設計。張博士過去曾擔任過美國與台灣數家EDA 公司的顧問。 % {2 A' I6 ^$ a: s9 n6 G. K張博士在國立台灣大學電機系獲得學士與碩士學位後，到美國加州大學洛杉磯分校(UCLA ) 研究電子電路設計自動化軟體。他於1989 年拿到電腦科學博士學位後，前往美國加州矽谷的惠普電腦公司 (Hewlett-Packard Company) 從事高頻CMOS 電路設計自動化軟體與高頻電子電路DFM 研發。張博士在惠普電腦總公司實驗室服務六年期間發表數十篇IEEE 論文，並申請九項美國創新型專利。後來與多位矽谷的朋友共同進行CMOS相關高科技創業與行銷，並於2003 年回國，在國立清華大學繼續進行相關課程的教學與研究。張博士在多年前曾翻譯「數位原理與應用」一書。 7 w9 l6 o: f8 g2 a; q 3 }: c2 o; I* h) k+ q+ m唐經洲 現任：南台科技大學 電子系 教授 % g7 o! z8 O" p- r4 ~學歷：國立成功大學電機所博士 經歷：工研院晶片中心特助 (2008/8~2009/12)，半導體產業推動辦公室副主任 (2009/01~2009/12)，南台科技大學 電子系 主任(2001/07 ~ 2005/07)，笙泉電子外部獨立董事(2010/07~)。 7 C, l8 k+ N# ?8 b4 f8 P研究興趣：低功率高速電路設計、數位電路可靠性設計、IDDQ 測試、深次微米電路後端設計流程整合、混合訊號電路佈局設計、單晶片微處理機/嵌入式系統、光學微影工程：(曝光梯度、 光罩錯誤增強因子、製程視窗)、奈米製程光學鄰近補償 (OPC)、薄膜電晶體 LCD 測試樣本產生器設計、電子藝術、3D IC 整合、消費性電子產品創意設計。   S* `, J( [% a1 q) F其他：相關學生專題： 國內外獲獎超過49 件、 發表論文：期刊(23)/會議(76)、 專利：5件(Filed) /9件(Apply)、 出版圖書：8本、 證照：5張、 受邀演講：21場

1 簡介(Introduction) 2 隨機瑕疵 (Random Defects) 0 S$ o# |  X; u$ f. V) @8 g3 系統良率模組－微顯影 (Systematic Yield - Lithography) ! G3 a5 X# C7 @4 E2 ?' I4 系統良率模組－化學機械抛光 (Systematic Yield- Chemical Mechanical Polishing (CMP)) * d7 P& y1 I' L' {1 }6 |5 變異性和參數良率 (Variability & Parametric Yield) 6 s5 U8 K& ^3 p5 L6 良率設計 (Design for Yield) 7 預測良率 (Yield Prediction) ! I6 O( p( [" B! ?6 H8 結論 (Conclusions)

lhwei

I believe it is a worthy book.