Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 3579|回復: 3
打印 上一主題 下一主題

[問題求助] 有人用Design Compiler和Tanner Pro做IC設計嗎?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-2-4 19:24:15 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
如果有的話可否告知Flow.4 t% V1 J6 G! L, }* S2 ]1 ?

% o: q9 Z# T  p) M+ q$ L2 \比較困惑的地方是Clock Tree, Power Rail都要手動去畫嗎?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-12-20 03:27:07 | 只看該作者
Tanner 目前在台灣大都是學生在用的吧
3#
發表於 2009-12-20 03:27:13 | 只看該作者
Tanner 目前在台灣大都是學生在用的吧
4#
發表於 2009-12-21 13:14:11 | 只看該作者
你提到Clock Tree, Power Rail,所以應該是數位IC設計.0 _2 z9 g" G1 Q' a/ i# X. W; K
不是用手去劃,數位IC設計所有東西都不會像FULLY LAYOUT一樣用手去畫.
& V8 u/ X/ Q9 a  ], y! s通常你會有RTL code,後用Design Compiler合成出我門所謂的Gate level之verilog,後用APR去產生實體佈局.
6 _* p) C% f, V  x$ Y而在這過程中 ,我門會用很多其他TOOL去估算Power (Power Rail & Prime Rail等),還有像DFT TOOL
) Y, w$ b8 h: {" t, Y5 D等等
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-16 02:23 PM , Processed in 0.148009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表