如何提升驗證速度

steven58811

小弟我想到知道有沒有人知道可以增加gate level simulation的速度,
" E, T( F0 j+ P+ O我一支 test case 要跑三個星期不知道是否有更快的驗證方式(我是用ncverilog)
( f. a5 L+ Q0 {! e9 a2 V我之前是有聽說好像system verilog or system c or vera驗證好像比較快
有沒人知道那一種比較快我可能要建議公司購買不知各位是否可以提供information

masonchung

system verilog or system c or vera or ncverilog
不同層級的模擬要怎樣比

ikki

直接上FPGA, 透過PC傳送與接收測試資料, 這樣的方式會有幫助嗎?

masonchung

Its a great idea, please share us more about FPGA verification

ikki

這個工具包含FPGA板與PC端軟體,
FPGA板透過USB與PC連接, PC端擇提供軟體與SDK讓使用者可以方便將測試資料,
送至FPGA, 並將資料送回PC端.
, h1 K- a% Z4 `' w$ C) M提供的軟體可以將測試資料送至FPGA上電路Top module的Input, 並將Top module的
3 J* n6 q3 X! \; z2 B* x4 |output資料送回PC端, 就可以透過軟體的波形顯示器看到cycle-based的測試結果,
方便做function上的驗證.

  e7 K+ Z6 h8 M4 a6 g) @' \SDK擇提供一個FIFO介面, FPGA上電路透過這個FIFO介面就可以與PC端的API做資料交換,
可以方便做長時間與大量資料之驗證.

另外也提供在Matlab上simulink的block, 使用者可以將自己的電路當成simulink裡的
一個block, 可以與simulink提供的block連接, 實體電路則program到FPGA, 這樣即可
; o" q# W% K; A" U7 q做到軟硬體共同驗證的目的.
" j" O9 J  ~  W; b" P+ V7 P
2 P. B" I- a; M* k7 |2 G更多詳細功能請自行到網站
7 u# h9 G* ~0 }/ n$ s: S1 N北瀚科技

steven58811

其實大家好像都沒有真正回答問題,可能這裡都沒有對驗證方法 system_c 或 vera很熟的人吧

masonchung

system_c 或 vera 可以 增加gate level simulation的速度嗎 ???