計數器

nic740917

小弟平常就有在學習Verilog,專題也是在製作FPGA的題目,所以對此還算是有初步概念,
不過最近碰上一個難題,題目是寫出４BIT的BCD計數器,可是要用DATA FLOW來撰寫,
以往寫這題目,我就直接寫 always @ (clk) if(counter <= 9) counter + 1;
7 u; z4 s5 H6 J% C/ Z: L" ?可是現在忽然要用Assign來寫,的確是寫不太出來,我已T型正反器來寫,推出狀態表,
並由卡諾圖化簡,照著這些化簡的布林代數,可是模擬時還是錯誤,所以請各位大大幫小
弟解答依下這個題目..用DATA FLOW 設計4BIT_BCD計數器!!!