|
2#
樓主 |
發表於 2008-3-27 10:54:23
|
只看該作者
台積公司率先推出40奈米製程
2008/3/25- 台積公司日前表示,領先專業積體電路製造服務領域推出40奈米製程。此一新世代製程包括提供高效能優勢的40奈米泛用型製程(40G)以及提供低耗電量優勢的40奈米低耗電製程(40LP);同時提供全備的40奈米設計服務套件及包括經過製程驗證的合作廠商矽智材、設計自動化工具,以及台積公司的電性參數模型(SPICE Model)及核心基礎矽智材的完整設計生態環境。而首批客戶產品預計於民國九十七年第二季產出。
; \3 v/ }9 H& w) i
6 {" ^. ^$ \& ^: u6 ~台積公司40米製程重點4 `# I( [2 i3 V
․晶片閘密度(Raw gate density)是65奈米製程的2.35倍; M4 o! x) Z) I2 Y) Z& N
․運作功率(Active power)較45奈米製程減少幅度可達15%- O0 L! s, a6 `* c
․創下業界SRAM單位元尺寸及巨集尺寸最小的紀錄6 P& k% h/ A, J0 _
․提供泛用型製程及低耗電製程以滿足多種不同產品應用0 \: G6 I) k# `' H' {4 s( R
․已經有數十個客戶進行產品設計
; [8 O& J0 N) C/ N+ I․客戶已經頻繁使用晶圓共乘服務進行產品驗證
' D$ ^ E+ |2 |! @8 |& |0 d4 U; Q* e K1 Z( g# R. q$ ^" a
繼民國九十六年為客戶成功投產45奈米產品後,台積公司又迅速地締造新的里程碑,率先推出具備更佳競爭優勢的40奈米低耗電量及泛用型製程。原本45奈米製程的晶片閘密度是65奈米製程的2倍,經由製造上的創新,40奈米低耗電量及泛用型製程的晶片閘密度更進一步提高,達到65奈米製程的2.35倍。此外,40奈米製程低耗電量製程的晶片運作功率較45奈米製程減少幅度可達15%。3 p0 o7 ] T, R7 e5 `7 X1 H5 V
9 n" Y1 q! B) Q: C' K: t
台積公司先進技術行銷處資深處長尉濟時表示:「晶片設計人員無需更改晶片設計或採用新的設計準則,只要採用台積公司45奈米製程設計流程,便可以直接獲得40奈米製程所提供的競爭優勢。台積公司的努力是務使在晶片製造端此一轉換過程清楚透明,讓晶片設計人員沒有後顧之憂,可以專心致力於提昇產品的效能。」# C9 x3 K; C% l5 \! H4 _/ m
' r0 N0 t- @1 n) z40奈米低耗電量製程適用於對電晶體漏電高度敏感的產品應用,例如通訊及行動產品;40奈米泛用型製程則適用於高效能的產品應用,例如中央處理器、繪圖處理器、遊戲機、網路、可程式化邏輯閘陣列(FPGA)以及其他高效能消費型產品應用。40奈米製程係由45奈米製程直接微縮 (Linear shrink),而其SRAM效能則完全相同,單位元面積僅有0.242平方微米,創下目前業界最小的紀錄。
0 k9 M7 d9 t' ~" i9 K& W% Y0 \& [
除了尺寸及效能的雙重優勢外,不論是40奈米泛用型製程或是低耗電量製程,都可以搭配混合信號、射頻以及嵌入式DRAM製程,以滿足多種不同的產品應用。
+ g! A* A+ x$ z4 `
" N5 J' b. G" u1 d( t! ^0 Q台積公司40奈米製程結合了193奈米浸潤式曝影技術以及超低介電係數(Extreme low-k dielectric, ELK)元件連接材料的優勢,其邏輯製程可搭配低耗電量三閘級氧化層(Triple gate oxide, LPG)來支援高效能無線及行動產品應用。此外,40奈米泛用型及低耗電量製程皆提供多種不同運作電壓以及1.8伏特及2.5伏特的輸入/輸出電壓以滿足不同產品的需求。
$ n! z O- J) b! f: D1 A. t# M. ~6 @8 h. t& X
台積公司今年的40奈米製程晶圓共乘服務預計於四月、六月、八月、十月及十二月推出。目前,第一波客戶採用45奈米╱40奈米晶圓共乘服務已超過200個共乘座(Shuttle Block)。台積公司將先於晶圓十二廠提供40奈米泛用型及低耗電量製程製造服務,未來會視客戶需求再擴展至晶圓十四廠。 |
|