N+/P+ poly gate

野蠻俏妹

有誰知道design rule中 Frond-End Features部分所提到的
N+/P+ poly gate
* K! }, [' W$ w9 G- q* N5 VAllows symmetrical design of NMOS and PMOS devices

那是什麼意思，請不要告訴我英文翻成中文的意思
' z; L7 N$ G; u2 d) x; e我想討論他的真正涵義