我猜是不是在VCO電路設計裡面 好像有看過paper提過) s6 c% d+ `' I" y2 f5 s
Low-jitter process-independent DLL and PLL based on self-biased techniques0 H+ d/ p- Z2 M4 u5 G, N$ s
IEEE John G. Maneatis 1996( S& n2 H7 E# M, S7 Y
就是可以cancel掉VDD的noise 主要是讓pmos的vgs保持固定, D5 y. T1 [" V" g& W" O' Y$ r
這樣VCO比較不會受到VDD noise的干擾, g8 t: a, S0 B0 [% {1 {, J W
你指的是這個嗎? 還是你把電路貼出來這樣可能比較清楚