TSIA積體電路佈局設計人才培訓班

chip123

[tr][/tr]

長期培訓就業班:TSIA積體電路佈局設計人才培訓班(報名表詳見附件檔)
活動主旨(Activity Title)： 長期培訓就業班:TSIA積體電路佈局設計人才培訓班(報名表詳見附件檔) 主辦單位(Organizer)： 經濟部工業局、工業技術研究、台灣半導體產業協會 協辦單位(Co-organizer)： 贊助單位(Sponsors)： 活動日期(Date)： 週一至週五 白天班，部分實務課程，週末及晚間上課共300小時，預計7月23日開課，8:00-12:00；13:30-17:20; 18:30-21:20 活動地點(Venue)： 國立交通大學（新竹市大學路1001號） 報名費用(Registration fee)： NT$50,000(原價NT$100,000，經濟部工業局補助50%學費) 聯絡窗口(Contact Window)： 江珮君小姐，Tel:03-5913181，Fax:03-5820056，Email: candy@tsia.org.tw 聯絡電話(Phone)： 傳 真(Fax)：
夢想進入半導體產業工作嗎？ 您成為積體電路佈局設計工程師的機會來了 TSIA將於7月下旬開辦積體電路佈局設計人才培訓班 95年畢業學員八成以上皆成功進入半導體產業，別錯過夢想成真的好機會！ 96年經濟部工業局設立半導體學院分項計畫，【TSIA積體電路佈局設計人才培訓班】長期實務培訓班乃由台灣半導體產業協會(TSIA)邀請產學界專家之精英擔任講師，本班特別邀請交通大學教授擔任基礎及核心課程，由業界專家擔任實務課程，皆是產學經驗豐富講師，7月下旬即將開課。目標除了提升國內佈局設計的基礎能力，亦著重實務技術能力，以培養積體電路佈局設計工程師為主，更提供對有興趣人士進修或培育第二專長的機會。經濟部工業局補助50%學費，只需3-4個月，出席率達50%且成績合格者，將由半導體學院發給結業證書，並極力協助輔導就業，歡迎來電洽詢03-5913181或請至網站查詢：（http://www.tsia.org.tw）。 電路佈局設計人才培訓班 總訓練時數300小時 2007/7/23 ~ 2007/10/31 週一至週五 白天班，部分實務課程，週末及晚間上課。 20 電子學導論 (以BJT設計概念含基本電學, 邏輯設計簡介) 陳巍仁 / 國立交通大學教授 50,000 20 積體電路製造工程 (含CMOS製程、CMOS原理、元件結剖面圖) 羅正忠 / 國立交通大學教授 30 *VLSI 設計概論 周世傑 / 國立交通大學教授 30 *積體電路實體設計 張錫嘉 / 國立交通大學教授 陳志龍 / 國立交通大學博士候選人 30 *類比積體電路後段設計 邱進峰 / 國家實驗研究院晶片系統設計中心(以下簡稱CIC)研究員兼副主任 30 Command File編寫 吳嘉隆 / 東拾科技總經理等 40 專案規劃課程 吳嘉隆 / 東拾科技總經理等 30 電路佈局設計 張文旭 / CIC助理研究員 15 CAD環境設立實作 黃俊銘 / CIC組長 55 專題製作 張文旭 / CIC助理研究員 吳嘉隆 / 東拾科技總經理等 2 性別主流化及職場倫理課程 額外輔導課程(不列入計算時 招生人數：名額限25名 招生對象為大專畢(含)以上，電子、電機、資訊相關科系畢業或具相當資歷之技術人才為主。修過邏輯設計相關課程經審核通過者優先錄取。結訓成績優異學員將優先推薦給會員廠商。 報名表、報名須知及獎學金辦法，請參附件。
相關附件檔(Attached file)：佈局班簡章及報名表 報名須知 獎學金辦法 總課表 週課表