Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4555|回復: 6
打印 上一主題 下一主題

[問題求助] 請問要使用何種EDA Tool (Verilog新手)

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-7-26 18:48:58 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
用Verilog描述出的DSP processor,有tool可以把code轉換成Datapath或元件結構圖嗎?
( w% m* B! k) F很抱歉!剛自學Verilog,所以對tool和功能不是很了解。& Y: f* L* k! G( D) m
ModelSim or A-HDL此類的軟體可以做到嗎?4 q$ k. o  u$ C  ]' o
另外,有沒有可以觀摩DSP Processor的資源呢?
) v# }5 a5 m5 V: R$ y# r例如www.opencores.org
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
7#
發表於 2007-8-22 11:47:30 | 只看該作者
沒錯 這套軟體蠻好用的
2 N4 y" t# ]3 o0 z5 D: `2 E( A! ~
6 {, ]2 _+ c8 e' I( k* H  ]號稱不用做 HDL coding
+ @( Z5 {. e% Y% J; l- r3 b* r9 S& l9 V' }# @
但是只能用在 Xilinx FPGA 無法做成ASIC
6#
發表於 2007-8-22 11:41:41 | 只看該作者

回復 #1 day766 的帖子

你可以找一下 xilinx "System Generator for DSP"- Y/ v. W1 m5 I
這套軟體是架在mathlab 下面,可將你的dsp演算轉換成verilog or VHDL code 然後再將產生的code 加入當成ip ,連一連就可以用了,只試過demo板,還不錯用
5#
 樓主| 發表於 2007-8-8 19:29:04 | 只看該作者
最近對學校的系統漸漸了解了,所以用Design Vision或是DVE (聽說是Design Vision的新版)這兩套軟體。只要在元件上點選Schematic View,就可以看到block diagram了。
4#
發表於 2007-8-6 13:46:10 | 只看該作者
大家多多交流多分享吧
3#
發表於 2007-8-3 16:54:01 | 只看該作者
只用过debussy% F( _' j1 U1 s: b
另外两个没有用过,我也是个新手
1 `0 }: |& {6 z刚刚入门,希望前辈们多多教导
2#
發表於 2007-7-29 19:36:53 | 只看該作者
dubussy" x$ G8 }7 h7 m9 v& i3 u
ISE
' f/ \6 M1 \- E' d1 L8 yDC
( J# [1 w; b3 s: E這三套你試試

評分

參與人數 1 +5 收起 理由
day766 + 5 非常感謝

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-27 10:54 AM , Processed in 0.162009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表