Verilog新手，請問版上高人

day766

請問用Verilog設計一個元件，如ALU, MUL.....
+ r$ y/ }; M2 Z8 z5 ]4 [; ?4 _3 w0 R
跟設計一個DSP (processor) 的差異是在哪些地方呢？

tommywgt

你太客氣了, 這是比較基準的問題
; j0 ~% N1 g( W* Q  a. ~$ Z; \- e你的問題我想應該是 "設計一個ALU跟設計一個DSP的MAC" 的差異才對
; b( G5 M2 _3 t1 m1 D- f
  ~: ?: V% \  V, R6 E- V不知道是不是?

tommywgt

我想最大的差異就是...
$ \/ S/ ~' j6 V9 f- Y/ J& d7 @alu只需幾10行
dsp幾千行也不見得寫的完...