clock source問題

matchbox32

一般FPGA的發展系統中，通常所使用的clock source都為
# @2 p, n) d. u& L& R6 b4 XGlobal clock，以往我的經驗中也都是以這個source為主，
但最近因為某些原因我需要使用到Delay-matched clock這
個clock source，但接上這個clock後，我的design就變的怪
# s* ?* i/ w0 F2 w3 ~6 U3 \! I7 e: f1 v怪的(slave部份沒問題，master部份有問題，再存取memory
時，時序不太對)，請問有那位大大對Delay-matched clock
( y& x) O9 o0 H  [) w3 U有研究的嗎？能否指點一下小弟=="

tommywgt

如果我沒猜錯的話, 這個delay matched clock是給你用來回饋系統delay用的那個信號, 在DLL跟PLL內都有這個信號, 這個信號好好便用的話可以讓設計更穩定且高速, 但是重要的是你要拉到正確的迴授點.

. u& u) F5 J$ @' a7 x5 I如果回答方向錯的話, 就只好請你把問題再說清楚點囉