急 ! 請問有誰會IC Layout

austinchang2002

Dear all ,
5 {3 s: _1 U% k) H5 r
本人有一個小型的電路
想委託別人幫忙將IC Layout完成

: R* c& T# }8 r; |, v" s3 Aspice檔 - 完整電路之spice code , GDSII檔 - 佈局圖之.db檔
4 j+ d& }# r8 W( x
( X4 x8 c- m/ g* z, E9 h如有人可以幫忙的話
4 ]( h' M  S- D( Z或是有認識的人

請與我聯絡
5 d0 ], g- e9 e8 |" S2 \* qaustinchang2002@yahoo.com.tw
, S( }; w2 Y6 ^; e5 D
' C- Y+ f$ k! C: Y. Z! @* Q委託費用再議
- f" S8 U# D% G' R' e" s9 y
thanks

4 F& u/ p4 ?5 Z' g% s7 T6 z3 i4 Yaustin

I1121MISSHONEY

多謝你的分享
& j. {5 V$ L9 h% U* i此類資料對我幫助很大
4 C  s% V5 d6 P( B1 c幸虧有你分享可以讓我學到更多

wlyi0928

樓主...不知道您這份工作還缺嗎??
最近頗缺錢...可以談談喔!!
4 u0 N4 O7 M% q) f我也是研究所的學生, 但以前在業界服務過兩年, 能到多高水準我是不敢說,
7 D+ S) _  S) e  a- V1 D但是我保證您要是要用這個東西到CIC下前瞻性晶片或者放在畢業論文裡的話,
. c9 g! M% @; B& `它會是很有看頭的了!!

不過上面簡老師說的有道理...您是新竹國立大學研究所的學生嗎??
好啦, 假設您是, 你需要的process要告訴我,
這樣我才知道要去CIC的哪裡下載相關需要的各種檔案來用, 是吧??
不過先說了, 我假設的是, 我只做佈局的工作而已.
因為要從spice format的檔案弄成schematic, 花的時間肯定不會少的...
7 g' ]6 f1 y/ ~+ `9 t3 y或許至少您應該有手繪或用visio等東西畫出來的電路圖會比較好喔......

小朱仔

原帖由 austinchang2002 於 2007-6-13 06:42 PM 發表
+ m; `$ _+ |$ [) udear all ,

若有提供schematic的話 ,
2 h- I- j+ t8 M6 k7 v2 g$ S3 K請問各位是否有人可以幫忙畫IC Layout呢 ,
% l6 W& `4 s% L4 u如果有的話 ,
請提供相關的聯絡訊息,
1 r4 p4 X. [; p8 p# Y
急 .......
. `5 u9 Y0 C$ `1 W
thanks
0 _' O9 N$ T, Q, f& i4 T
! F, R5 k7 o9 H3 G7 caustin

/ @; a3 o% V$ \7 d5 c大大您的問題可不可以敘述清楚一點嗎?不太懂也~~~

% U+ ?- P5 x) p* X0~10 Ring Counter是什麼意思阿? (0~10是11,1~10是10)

我用猜的會是除1~10的環型計數器電路是這樣嗎?所以用10個D型正反器設計

2 P2 x" |+ n8 L: ^! q( N
: A/ a& x' P) S, K: z
上圖參考看看囉~~

austinchang2002

dear all ,
7 i. Z; a) F; m( ]* C% W
0 n7 t* Z+ R# D$ L! a/ F- W4 t若有提供schematic的話 ,
# I8 \9 F. }! `5 Z請問各位是否有人可以幫忙畫IC Layout呢 ,
. \- y* ?& g8 |如果有的話 ,
請提供相關的聯絡訊息,
0 e+ S: G# Z+ ?% H8 t1 K
急 .......

thanks
: d( |" F$ V" X+ ^' a9 G1 I
. p# {8 p/ U5 e0 r1 I  _2 gaustin

jkchien

我(簡老師)的經驗之談
- o7 E- k. G* g沒有schematic(電路圖) 只有手寫keyin的spice要進行ic layout，這樣的case要花的時間比較多又麻煩，除錯也困難

建議先用composer繪製編輯電路圖，然後利用stream out→CDL轉成XXX.cdl檔案
若要進行電路模擬，也可以使用spectre進行模擬，學校操作環境都會有設定spice model，這樣可以減少手寫keyin spice的 errors，因為可能會有多出卻沒有用到又不影響模擬的元件會造成ic layout 多畫，增加驗證方面的困擾。
9 x& r% X& @- Q. I4 o
況且將來做論文的時候可以把電路圖截取貼上。相關資料也都在電腦�，還可以進行LPE。

呵呵，會用spice外包的大概只有新竹國立大學的研究所，還是多多嘗試用電路編輯繪圖工具畫電路圖比較完整又安全。
) F7 {4 [' l& @2 X; L3 b9 Y8 u
祝接案子和外包案子的人好運！
! M. c/ l' {+ Z+ l. J
簡老師(簡氏國際設計有限公司 現任總經理 兼任自強基金會佈局專業講師)
/ _4 Q' w1 a; s0 c7 Y
7 ^  U0 X+ ]: Y[ 本帖最後由 jkchien 於 2007-6-13 11:18 AM 編輯 ]

ianme

.......i don't know how to say.......好像有點....跑模擬畫layout都有先決條件，要有model.....