工程師與研發管理團隊到底應該如何建立「暢通的對話管道」啊？

jiming

如果工程師如你「真的」與公司內管理團隊之間的對話越來越少... 那也難怪會與公司外「更大」的社群能有多少「對話」?!

& o) p9 u& C2 D  j專家觀點：工程師與管理團隊應建立暢通對話管道

隨著摩爾定律(Moore’s Law)與設計複雜性持續演進，再加上奈米等級的IC設計需要在各層面上更為仔細，這個業界對於工程師的要求越來越嚴苛早已經不是秘密。
/ |, L1 |) l( ?" Y" U
2 A7 Y0 U2 o$ ], r' W4 T7 c5 u由消費性應用所驅動的新一代製程，對成本和上市時間的敏感度讓人難以置信；因此傳統上透過工程管理來關注生產力與創新的方式，已經完全被成本控制與外包所取代。同時，個別工程師也被迫屈服於扮演改良和創新代理人的角色。
& V2 l3 ?) T5 j
這些壓力加諸於電子設計族群所引起的症候群，就是「備戰工程師(embattled engineers)」的增加。根據EETimes所做的調查顯示，與受相同美國大學教育的男性相較，美國工程師的工作條件相對惡劣，且表現在多個方面。

6 o" R4 w1 I: z4 r舉例來說，只有23%的工程師感到他們有足夠的資訊完成工作，而整體美國員工則為58%；此外只有16%的工程師表示他們的工作具備良好的安全性，而整體美國員工則為51%。最後，僅有8%的工程師認為他們有足夠的時間完成工作，但整體美國員工的數據則為38%。

由於設計團隊急於推出新晶片，他們也會花費較少的時間用於改進設計能力；於是，生產力和創新從長期來看都受到影響。一項由麻省理工學院(MIT)所做之關於製程改良的研究，即證實了以上的推論，即要求員工“努力工作(work harder)”所獲得的短期效益，難以與“聰明工作(work smarter)”的製程改進所帶來的長期收益相提並論。

EETimes與MIT的調查發現，那些要求工程師採用最新的EDA工具努力工作的半導體公司，似乎也會發現在生產力與創新能力上的削減。而另一個因緊縮的成本與時間表所帶來的副作用，則是工程師與管理團隊之間的對話越來越少...