Lattice推出FPGA設計工具組可使效能達新水準

jiming

美商萊迪思(Lattice Semiconductor)於近日發表效能及功能大增的ispLEVER 7.0版 FPGA設計工具組。本產品最佳化的邏輯綜合、映射、佈局與繞線演算法，可使Lattice FPGA效能平均提高12﹪，而對大型、系統層級之校驗線路則達40﹪以上之改善。工具效能也作實質的改進，明顯的減少設計時間及工作站記憶體需求。另外，ispLEVER 7.0版的軟體使用Lattice第2代邏輯分析/硬體除錯工具Reveal，並有更精確、更易於使用的功率計算模組，及內建開放程式碼微處理器設計工具LatticeMico32的增強版本。完全支援新宣布的LatticeXP2 90nm非揮發性FPGA元件系列。
% y6 u* y, a& x3 c
: }( v4 `4 D- l對FPGA效能的改善，在＞50K LUTs的系統層級FPGA校驗設計時，提升達46%，而對各式不同LUTs密度的Lattice FPGAs典型的設計校驗提升平均達12%。此外，對跑程式時間很關鍵的大型FPGA設計，Lattice ispLEVER 7.0版將編譯時間縮短70%以上，使得平均跑程式時間改善約30%。最後，工作站成功完成大型、密集包封的設計所需之RAM數量，亦減少約40%，使得以PC為基礎的設計能適用於較大型的Lattice SC FPGA設計。（http://www.latticesemi.com）