open drain問題

addn

各位 大大

( ?  q# x, Y+ u. R6 Q請問
: G# R% _3 A' [) g6 Q2 l$ ^1 D. qALTERA CYCLONE2 2C35
* B: @! S* B/ ?. t要怎用VHDL CODE描述出OPEN DRAIN呢

謝謝

tommywgt

哈哈..."沒聲" give me five la...

masonchung

直接可接 5V LVTTL logic
因為5V LVTTL VIH=2.4V
因為下一級是 Bi-directionl opendrain ( 5V LVTTL )
/ ^8 [7 N6 s% g0 i* M所以還是要10k pull-up 到 3.3V
" p- m* p8 e2 L這樣子應該是沒問題
, x  H. o9 D( \
[ 本帖最後由 masonchung 於 2007-5-20 11:40 AM 編輯 ]

addn

您好

如果一邊是cyclone2下一級是5v ttl如下圖

謝謝

masonchung

若是兩邊都是 Cyclone II 接 Pull-up 10k 到 3.3v
% S) l: h, Y$ c
; y) Q1 x6 c( N' W2 @9 ?若是下一級是EPC2 則要看有無使用 internal pull-up
% u7 K5 }( H, \6 u, t# k$ |
[ 本帖最後由 masonchung 於 2007-5-20 12:32 AM 編輯 ]

addn

您好

那如果要做雙向open drain那該怎接呢
謝謝
6 q) N3 f! e* C) e% n1 `9 X
* b8 R) C; H# L7 f! v/ r

masonchung

前一級要是一個5.0-V device,需接一個限流電阻
請看圖10-21 , 還有10-34頁的解說
但是下一級的話,可以推得動5.0-V LVTTL device, 不需接pull-up 電阻
% O# P1 ~" v! j5 M5 B3 vIf VOUT of the Cyclone II device is greater than VCCIO, the
9 C% S1 d# S. x+ N$ ?PMOS pull-up transistor still conducts if the pin is driving high,
preventing an external pull-up resistor from pulling the signal to 5.0-V.
- u1 K$ O) s* i
[ 本帖最後由 masonchung 於 2007-5-19 03:26 PM 編輯 ]

addn

您好
$ h/ o! _6 U" m" Z
9 {) Y8 v+ U5 w# X4 K1 i7 D請問這樣做的話,那open drain的輸出可否接一提升電阻在接到
5v or 12v的電源呢
: d" ]3 s4 I: b* L. A
$ R* c" O! D% I) U謝謝

masonchung

Q<='0' WHEN X ='1'  ELSE 'Z' ;