open drain問題

addn

各位 大大
% c: |+ G; Z0 z# \$ k
, w* E; _; K: c* Y( P請問
ALTERA CYCLONE2 2C35
要怎用VHDL CODE描述出OPEN DRAIN呢

謝謝

tommywgt

哈哈..."沒聲" give me five la...

masonchung

直接可接 5V LVTTL logic
) h5 W8 E2 F1 a7 }9 Z' z( B% y0 J: q因為5V LVTTL VIH=2.4V
" q6 l0 d/ ~7 |! Q因為下一級是 Bi-directionl opendrain ( 5V LVTTL )
& }4 V7 S0 i8 ]- d4 B  K- H所以還是要10k pull-up 到 3.3V
這樣子應該是沒問題
+ |% u, v( E3 U$ v4 H* A
[ 本帖最後由 masonchung 於 2007-5-20 11:40 AM 編輯 ]

addn

您好

7 J3 x% o+ u6 e" u) l6 _% x: N如果一邊是cyclone2下一級是5v ttl如下圖

1 W) r- ~4 Q) C7 C+ _謝謝

masonchung

若是兩邊都是 Cyclone II 接 Pull-up 10k 到 3.3v
. f8 E8 [# _6 U  c( J+ j
- @7 P& h: Z& ^0 D& e4 A/ Y& N: @若是下一級是EPC2 則要看有無使用 internal pull-up
! d# E) r5 f) d9 g) [) P  h9 v
, c. ]( n9 D( _[ 本帖最後由 masonchung 於 2007-5-20 12:32 AM 編輯 ]

addn

您好
: K4 ]- l8 z! H! z6 }
) U5 S3 |- U& }+ n7 ]; M那如果要做雙向open drain那該怎接呢
謝謝

  ?9 V% B' a  n7 }

masonchung

前一級要是一個5.0-V device,需接一個限流電阻
' a) }' Y/ M$ K請看圖10-21 , 還有10-34頁的解說
但是下一級的話,可以推得動5.0-V LVTTL device, 不需接pull-up 電阻
If VOUT of the Cyclone II device is greater than VCCIO, the
PMOS pull-up transistor still conducts if the pin is driving high,
* y4 f+ t: J) D. D; D! k3 [preventing an external pull-up resistor from pulling the signal to 5.0-V.
# Z. e  E% y# ~9 N6 \5 {" |$ t
9 ^$ N: @4 G( ?( L7 q% d3 S[ 本帖最後由 masonchung 於 2007-5-19 03:26 PM 編輯 ]

addn

您好
1 |' ?- L: s( v! J$ y& Y
3 f1 N/ |( e$ u& J& u0 H請問這樣做的話,那open drain的輸出可否接一提升電阻在接到
5v or 12v的電源呢

- `5 A/ n) z$ s# }謝謝

masonchung

Q<='0' WHEN X ='1'  ELSE 'Z' ;