|
怎麼simulation?% w- E+ t$ V" ~* F7 t
我通常都是下這樣的指令' T2 a' o' u/ ^) T$ E$ p* J5 C
ncverilog -f verilog.f +access+r +......之類的
0 n/ P) Y( a- |* ~! F+ v- R其中-f verilog.f- `4 H: l- G) d7 T" |: V. i
是可以在.f檔中加入自已要compiler的檔 EX: top.v core.v mod1.v mod2.v...* g W/ d l. ^! X$ y- x& J
+access +r 是對文件的存取權
* C/ X8 D+ |+ T* I8 d& V而......的話) u3 R7 O, Q8 G& N1 U! R
也可以針對你在bench中的描述而下 EX: +rd_mode +wr_mode ....
, ]+ J# k8 W/ u: F/ o5 T
$ @3 I' L. t+ [* V/ Q當然也可以這樣下4 E2 k {0 P2 E8 f1 @0 Z+ V. i
ncverilog top.v core.v mod1.v mod2.v +access+r +rd_mode
0 a) V6 F+ v% t# L
K" D }0 ^0 r' ?4 f: E不過別忘了若需要用debussy來看waveform3 m; g( U4 U% s: ^$ C4 N. e
需要加dump的指令喲& `- \, n" _- c6 a
這個就給你一個作業~~上網查吧~~~1 M- e* B2 P! o; \9 H4 x
3 D. i7 n2 N9 x5 N- R# H3 v
[ 本帖最後由 sakho 於 2007-3-5 11:52 PM 編輯 ] |
評分
-
查看全部評分
|