業界第一個整合Si2聯盟認證的CPF完整低耗電解決方案

jiming

CADENCE益華電腦推出產業界第一個整合Si2聯盟認證的電源功耗共通格式(CPF)的完整低耗電解決方案
# T, F5 T# F" d/ q" V* J9 F' F整合電源功耗共通格式(CPF)的低耗電解決方案 以低耗電設計、驗證與設計實現的流程 提高生產力並降低風險
2 Z" J7 X7 J; F0 `( z: i; Q, z
' S/ g1 s/ I, W% @6 g9 t; ~  A2007年1月30日 – 全球電子設計創新領導廠商Cadence益華電腦 (NASDAQ:CDNS)今天發表Cadence®低耗電解決方案(Low-Power Solution)，這是業界第一個完善整合的低耗電晶片邏輯設計、驗證與設計實現的流程。Cadence益華電腦低耗電解決方案的頂尖設計、驗證與設計實現技術，整合了針對Si2聯盟提出的電源功耗共通格式(Common Power Format，CPF)，在早期的設計流程中就能考慮到電源的議題，為IC工程師們提供終端低耗電設計解決方案。這個解決方案能夠在整個設計過程中達到低耗電量，就是因為在早期的設計流程中，避免費力的手工作業，減少與電源相關的晶片故障，並提供電力的可預測性。

「這對於要求低耗電設計能力的設計人員而言，的確是長足的進步。」Cadence益華電腦公司副總裁徐季平(Chi-Ping Hsu)博士表示：「這個解決方案率先讓設計人員在RTL時運用電源功耗共通格式，自動套用低耗電技術，並確保在驗證、前段設計實現與後段實體設計階段皆能夠正常運作。」

8 y" t# y, S8 C3 O「先進的低耗電設計是恩智浦半導體 (NXP Semiconductor) 的核心能力之一，而且我們也是開發整合式低耗電設計方法並建立開放標準的業界領導廠商之一。」 恩智浦半導體的SoC設計技術資深副總裁Barry Dennington表示：「以前，我們只仰賴自己的解決方案，支援我們的Islands of Power設計方法(包括動態電壓頻率調整(dynamic voltage frequency scaling，DVFS))；而現在親眼看到電源功耗共通格式以及其整合到工具的好處，能夠使先進的65nm低耗電IC的SoC電源架構最佳化。」
+ u7 I9 ~" @/ l' {% B2 C) o
「ASIC/COT產業的先進低耗電技術需求不斷地成長。」富士通(Fujitsu)電子裝置事業群設計平台開發事業部總經理Shoji Ichino表示：「我們正在以電源功耗共通格式為基礎的低耗電流程上開發ASIC低耗電解決方案，而我們希望能夠採用MSV/PSO技術，不僅針對高階的90nm與65nm設計，也要涵蓋主流設計。我們預計這個解決方案將在2007年第二季完成。」

「Cadence益華電腦低耗電解決方案提供我們前段到後段單一的流程，以完成低耗電設計。」Sandbridge公司工程副總裁Gary Nacer表示：「不久之前，我們才剛完成運用Cadence低耗電解決方案完成晶片tape-out，而且整合了電源關閉設計的驗證功能，我們相信這個流程將讓我們能夠在最低風險下，提供具有競爭力的低耗電產品。」

' r' d! q1 w. |- x( `" n隨著節電需求增加，低耗電設計技術也逐漸成為主流。例如，可攜式電子產品需要較長的電池壽命，當然要求最佳的省電功能；而且高度整合、高效能的次90奈米晶片也帶來了散熱管理的挑戰，要求整個晶片的電源最佳化；還有大量終端產品的應用 (例如伺服器)，也要求各層面的電源最佳化，以降低整體的電源消耗。同樣地，與封裝相關的成本考量也驅使設計人員採用低耗電設計。
) U8 H) E. |! m4 ]
為了滿足這些不同的要求，設計人員紛紛採用先進的低耗電設計，例如電源關閉(power shut-off，PSO)、多重供應電壓(multi-supply voltages，MSV)和狀態保留電源控制(state-retention power gating，SRPG)。然而，這些技術的自動化都是各自為政的，運用以不同方式描述低耗電需求的各種工具。結果，設計人員被迫要透過一套特殊的方法來規定低耗電需求，導致必須手工輸入電源資料，讓設計往往事倍功半。這種反覆的資料輸入非常乏味、錯誤百出，而且最重要的是，使設計工作變得非常難以預測和驗證。
4 ^4 c6 g* h2 g# J7 W
嶄新的Cadence益華電腦低耗電解決方案建立整合電源功耗共通格式，將設計電源需求作單一描述，促進IP的重複利用與RTL攜帶性，解決了這些難題。這個描述涵蓋許多邏輯設計人員、驗證工程師與設計實現工程師所採用的Cadence邏輯設計團隊解決方案(Logic Design Team Solution)與數位設計實現(Digital Implementation)解決方案，包括計劃與metrics導向流程管理、模擬、邏輯合成、等效檢查、測試、配置、繞線與IR-drop分析。這樣可讓專案團隊遵循共同的設計視野而作業 (包含低耗電)，大幅提高了設計可預測性，並使晶片故障造成的風險降到最低。
- b# [7 g9 A! G2 R0 @
電源功耗共通格式與Power Forward聯盟
全新Cadence益華電腦低耗電解決方案的主要動力就是電源功耗共通格式的整合。電源功耗共通格式提供一個標準，可供從設計、驗證與設計實現時，確保整個流程當中的一致性。

" [6 V2 j9 |; M電源功耗共通格式1.0 (CPF 1.0)已經通過Power Forward聯盟(PFI)顧問們的全面性嚴格審查，這些顧問代表電子業界所有部門，包括半導體、晶圓廠、半導體設備、系統與電子設計自動化公司。Power Forward聯盟顧問們提供了500多項建議並融入了電源功耗共通格式1.0中，並於2006年後期促成Si2低耗電聯盟(Low Power Coalition，LPC)。未來，低耗電聯盟將負責電源功耗共通格式的演進。低耗電聯盟已經檢討電源功耗共通格式1.0，並繼Si2標準化流程之後，暫時認可電源功耗共通格式作為Si2規格。

0 Z. `( {# w4 Z3 Z2 B' p「低耗電聯盟(Low Power Coalition)選擇採用電源功耗共通格式1.0 (CPF 1.0)中的技術，讓業界能夠廣泛利用。」Si2總裁兼執行長Steve Schulz表示：「這個宣布明確地說明了電源功耗共通格式在低耗電流程的廣泛適用性，並強調單一或多個供應商各種工具之間的相互操作性的潛力。」

產品洽詢
Cadence低耗電解決方案為Torino專案里程碑，現在已經問市，並預定納入功率感知流程支援(power-aware flow support) 在其他Cadence益華電腦技術上。其他Torino專案將於2007年內發表。