DFM 工具戰力分析

chip123

隨著半導體工藝向奈米時代的挺進，DFM工具也成為EDA行業中最為熱門的話題。Cadence公司總裁兼CEO Michael J. Fister指出：“在90nm/65nm及今後的45nm設計中，DFM是影響良率的關鍵問題。目前，DFM工具占EDA整體市場份額的10%左右，今後將以更快的速度發展。”Mentor公司董事會主席兼CEO Walden C. Rhines也表示，目前，DFM工具的年均增長率超過了15%，而整個EDA行業的年均增長率僅有2%。因此，DFM工具成為了各大EDA公司的必爭之地。

Cadence著重物理驗證和電氣特性確認
Synopsys PrimeYield解決65nm設計良率問題
Mentor Calibre平臺大大縮短設計週期
Magma提供從RTL到GDSII的完整DFM解決方案
( S% ?0 C& J2 ]

遊客，如果您要查看本帖隱藏內容請回復

jamieabc

最近剛好對dfm的東西有相關，看看這個有什麼不一樣，謝謝分享。

ymlin

本身作CAD相關工作
: ~( v2 W6 P$ T2 ~. a( \6 {  g參考一下 增廣見聞

wlyi0928

DFM 工具戰力分析,
9 F+ U  Z( [5 u; K* z& u& ?$ U真是個吸引人的title!
0 {7 L  _$ v7 E8 c/ T. W! C1 J% Q
到底什麼是DFM?
1 F7 N5 }1 _9 K看到很多資料都表示了在奈米級製程中DFM的重要性,
但是若停留在如0.35um製程...DFM是否還是問題呢??
: v( B* o4 K# M# `! w無論如何, 我對DFM還是有很多疑惑存在,
希望能夠多瞭解一些DFM相關的資訊.

, O. Q7 r6 H2 ?  q! j# U謝謝樓主的分享!!

yannsun

支持大大，感谢分享
: E3 l/ D8 _1 m0 `- i

kenjeany

double via, metal /od/poly fill 算是基本的DFM....
LPC, VCMP.....可能從65nm開始..
Blaze DFM這個厲害 for low power, leakage issue,  idea是蠻不錯的,只是實際應用上有無宣稱的那麼厲害？
* @# d3 w3 H  ?% S) ?5 t: U一般的design應該會用mult Vt...之後的空間有多大,depend on design

Cadence 是merge了clear shape..
/ q+ ]4 b* r6 P7 z- q; @Magma LPC(Lithography Process Checking)/LHC(Lithography Hotspot Checking)強調的是可以整合在APR的tool上
- {+ j& O, ^0 z4 rLPC 以一般來說65nm,  45nm的比較需要, 90nm還不是很需要

jiming

台積公司提供降低功耗服務 強化晶片節能效果
獲得Blaze DFM獨家授權技術 降低晶片設計端之漏電耗能   
# G/ W' G8 [/ G  S發佈單位 :台積公司 發佈日期 : 2008/04/15      
) D# y4 @1 c7 `- H/ ^   
' p1 C: r, T. F! u) h台積公司今（15）日宣佈已經與Blaze DFM公司簽署獨家合作協定，整合Blaze公司的節能最佳化專利技術與台積公司的先進製程技術，為客戶提供最新的降低功耗服務(Power Trim Service)。
; P- Q3 i- T; g5 _
/ A( T5 r3 Y+ |1 m; l依照協定，台積公司的客戶將可在維持晶片性能與晶片尺寸的前提下，大幅地節省電能消耗。此一嶄新的節能方式除了可以顯著降低漏電耗能外，也同時大幅降低漏電流變異性(leakage power variability)， 進一步克服了新世代單晶片系統設計中所要面對的關鍵問題。   
   
打造符合晶片設計人員目標的製程   
- C. o1 t: _5 F# _, W0 n1 F   
台積公司的降低功耗服務是一項創新的做法，將設計技術軟體與先進半導體製程予以巧妙調和，使得每個晶片設計都得到一個專屬於它的最佳化製程，其中採用Blaze DFM公司所開發的軟體，可以識別出設計中對時序(timing)較不敏感的路徑，在不降低整體晶片性能的前提下對此路徑周邊的電晶體做出標記，然後再以台積公司的光學臨近效應修正(Optical Proximity Correction；OPC)對這些電晶體進行特別處理，稍微調降這些電晶體的速度，以換取漏電流的大幅降低。當一顆晶片上數以千萬甚至上億個電晶體所分別降低的漏電流全部累加在一起，對晶片節能的效果將十分可觀。

+ W) K, p7 q1 Y7 r* Q台積公司的降低功耗服務與其他如Multi-Vt cell libraries、Reverse body biasing、Header/footer sleep switches以及Voltage islands等能耗降低技術完全相容，可以合併使用以進一步強化節能效果。
( B* I* @! d3 K/ J! b; j2 X: K, Q
, ~6 f0 O. i: K8 A採用台積公司的降低功耗服務，客戶並不需要對其既有的設計流程、設計鑑定(design sign-off)或移交生產做大幅的改變；此外，不需更換設計工具，也不需要對晶片架構、元件資料庫、矽智財、邏輯設計或線路佈局做任何修改。   
   
3 |  b/ l0 ?$ ]7 m. Q1 W' K+ H/ D台積公司降低功耗服務的效益   
   
經由對內部和客戶設計產品的測試，台積公司已經驗證此項服務能夠大幅降低平均功耗，同時對標準電路元數位設計中的電流變異性有很大的幫助。此外，參數良率(parametric yield)的相應提昇，也代表可以顯著節省生產成本。
/ }) @! u$ n! q. m
台積公司前五大專業積體電路設計客戶中已經有二家率先採用此項服務及相關製程，預計將有更多的客戶隨著這項服務的正式推廣而陸續採用。
& m6 C9 y/ ~7 t5 u
台積公司設計暨技術平台副總經理許夫傑指出，「漏電耗能長期以來一直是積體電路設計業者的挑戰，而隨著邁入更先進製程，這項議題的重要性尤其突顯。藉著結合Blaze DFM公司的技術，我們建立了一套節能最佳化工具，為客戶提供最佳降低功耗方案，不但為客戶節省時間和成本，也符合市場對節能的需求。」

Blaze DFM 公司執行長 Jacob Jacobsson表示，「在實際的生產驗證過程中，台積公司為我們共同的客戶帶來令人滿意的結果。從現在開始，藉由台積公司所提供的降低功耗服務，客戶可以直接採用我們的專利技術。這是Blaze DFM公司眾多技術服務的開端，未來我們將結合從設計到生產環節中的獨到技術以及與台積公司的夥伴關係，繼續推出更多的技術服務。」   
   
3 q; f0 ^. n& O" ?* i台積公司降低功耗服務的範圍   
   
* J2 @: G- f7 p; s, E8 N6 s在推廣初期，台積公司將先針對部分採用先進製程（90nm、80nm、65nm、55nm、45nm）的客戶提供此項服務。Blaze DFM公司的軟體已經包含在此項降低功耗服務中，客戶不需單獨購買軟體，也不用申請授權。有興趣的客戶可與台積公司業務團隊直接聯繫。
3 d2 j1 T  Z5 C1 w7 b7 P& ^! ?1 {) Z
: I; e$ h" G& W* M6 B' A台積公司與Blaze DFM公司並未公佈合作協定的財務細節。

kanckho

As the technology scale down the more important the DFM tool .
; j, b, ^! e# u+ k5 OHowever, it seems that there is no flow that reconize by all designer.
Even foundry do not full characterize the process . It left designer put
more margin in their design...... To optimize the design flow, it need to well
- k! U) e3 f) E# \% Ocharacterize the DFM.

yytseng

(1) EDA YoY ~ 14%
4 Y6 d0 A5 b! p' l( m# T+ o( z+ q(2) DFM tools handle the following issues:
" ]/ \6 ~% X8 y* t  [6 Z3 {4 x& q     nanometer variations
! ]2 g; P0 z1 @* _) ?+ x         --> Metal density & CMP
         --> Temperature
         --> RC
( Y& }6 z" }& R! T$ C! p3 y         --> Timing
8 T0 v7 I+ v' r: |     nanometer photo mask preparation
         --> design rules and LPC rules
         --> OPC modeling
' M6 t7 ]; X$ `( Z, p     nanometer design complexity
$ i  }& E! |8 [- ?         --> Low Power & high speed
+ L$ A8 _1 |; X7 x% s5 ?7 ?         --> SOC cross-die package