關於工研院ESD的I/O PAD

ccy3065

請問各位高手
+ _: a" a4 w" M) L/ d目前要用工研院STC含有ESD的I/O PAD
但是做LVS的時候要手動加入IO PAD的library
2 {/ e4 b( z2 K8 T9 T9 q" O% S' x看了design rule有點不了解.
如果有用過的麻煩交我一下.
) i8 t9 Z$ V. V- `謝謝各位!!!

HanGu

請提出你的具體問題。我覺得最好將ESD I/O 的電路加上一起run lvs,因爲這才是你的實際的電路。有可能在 ESD I/O
5 Y  Z( l) V/ }$ x8 p" b與 core 連接時會出錯。我們曾經犯個這樣的錯誤。其實也不麻煩。相比于出錯后再進行彌補的話，這一點算不了什麽。

ubl

把pad砍掉跑LVS就好了
pad只要邊緣有對齊 應該就沒問題了
7 @/ p$ z: [3 j& _; X重點是drc只能錯可允許錯誤