請問一下，layout的方式

ynru12

小弟前陣子換了家公司，發覺所有的layout觀念都變得不同了
像現在的要求就是你面積要夠小，然後拉線的感覺就是只要拉對 lvs 過就好
mos上面，可以直接飛越過去，不管是類比及數位的，像這樣子的layout方式
對於電路的特性那些會受到影響嗎???.5 .18的製程
: M% E' |/ o; B2 p: d2 o# @

吳龢峻

要看電路的Function為何? 能把電路做小也是layout engineer 的能力之一.

ivor999

很多layout上的不成文規定都是為了彌補製程上的不足,隨著process進步也替layout省了許多麻煩.
反而是ESD & latchup 問題則因製程越來越小而更顯得嚴重.基本上你的IC毛利夠高.你就認真點多花點時間和chip size.如果只有十幾二十%.甚至不到.那.........能省則省吧..........

GU

如果不在MOS上跑線，相對面積也會變大
  n' C" @7 `1 T! f: j0 x% v1 s這是不是也會使工作速度降低??
類比電路是要MOS上不要被跑線還是訊號線(MT)不要跑線經過??

tlhuang168

不管你什麼layout橫的直的或上下跨越都可以,我layout過多顆0.18um的手機RF analog電路,
+ ?  ?" l2 v( L$ J" Q# adrc和lvs都ok,產品也work,還不是賣的嚇嚇叫

nty42ntm

可能公司省cost，其他的就...
5 Z1 P' R, t. o0 c/ g$ |每間的考量不同。

wkh7788

關於這方面，先跟RD溝通，看那些線他比較要求，不然一般數位的block還是會跑線在mos上繞來繞去，analog就比較少會這樣做。

瓦片小屋

个人观点：一般的都还好啦，除非有些ANALOG的模块要求比较高，才不允许跨线（这个可以问一下RD
1 [6 X; {/ e# X$ K( i7 S6 B,看他们这个模块的重要程度了），其他的都还好，影响是会有的，不过应该不大吧，

milo_li

回復 19# Nancy_Yeh

9 B% O8 c4 N3 X3 U+ J" ^8 I/ ?. V
    顶你，真的，出事就退到Layout ，晕死啊

minnie0606

我市覺得和產品ㄉ頻率有關~如果速度不快ㄉ話~當然是lvs ok即可~如果速度快~要考慮ㄉ~像match之類ㄉ~

alex6551

基本上layout畫好後都要再給designer跑模擬，看來你們公司的定向是要求先做小再要求品質，再如何都是你的上司，他講的永遠都是對的，你只要照做就好了。

langrange

我現在也是，MOS上全是互連線，沒辦法。。給定的版圖面積太小了，就這麼畫還差點沒畫進去。
6 ]& ~1 Y& d$ b4 P- _; R: R( ^0 t  r% M我自己都覺得我這次的layout肯定會失敗

niki.wu

主要還是要看是lay什麼樣的電路吧!有些device可跨,有些則不行!
重要的訊號線當然不行,如果是LOW power & 高頻的產品,就要更
3 Q( {& K- u/ v注意了!寄生的RC,有可能就會讓IC不work了

zhiyong.gao

太神奇了，这样也能work?不可思议，这是违反规则的

chone1205

可不可以跨線
也是需要看MOS 電路特性囉
如果很重要的訊號 當然不能跨越

u9513349

多一分常識囉！！

感謝各位的討論阿！！！

Nancy_Yeh

有些上司根本就沒觀念及概念
只要求面積小時間內做完
. }6 K$ K1 u. @. I+ _* o4 {$ j( ELVS及DRC   OK!就好
9 F5 H4 a' ^+ {9 B, m所以一開始不能適應
* M) z6 A& _" u能WORK就沒事
) @- a) w/ d0 F8 I) M但如果不能WORK說不定就推到LAYOUT身上
9 U' M8 C  N4 q5 N8 ~/ {就會說怎畫成這樣等等~~~~

bernie820

真假??
/ r; l! z" u7 C; l
- ^6 D  g) L& `2 U; y! Z, Q光聽到飛過mos我就嚇到說!!呵

jacky_123

能賣就是對的~~~~~~~~~~~~~~~~~~€

shangyi

話說....
曾經有人看過某家公司的layout
" u6 n, q, Z. B9 C. ^: {# M就決定不會買使用那家晶片的產品了