設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問一下，layout的方式
12下一頁
返回列表 發新帖
查看: 21163|回復: 33
打印 上一主題 下一主題

[問題求助] 請問一下，layout的方式

  [複製鏈接]
ynru12
跳轉到指定樓層
1#
發表於 2008-12-26 12:07:01 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
小弟前陣子換了家公司，發覺所有的layout觀念都變得不同了' ]' Y* J$ s3 ?0 ?8 ]* C6 A/ r
像現在的要求就是你面積要夠小，然後拉線的感覺就是只要拉對 lvs 過就好
2 T7 Y2 M9 _# ^& S/ V6 Qmos上面，可以直接飛越過去，不管是類比及數位的，像這樣子的layout方式7 V( C4 i& v/ s5 O- E! B
對於電路的特性那些會受到影響嗎???.5 .18的製程- m9 v! H7 n" ~4 K2 J- m
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂2 踩踩 分享分享
回復

使用道具 舉報

34#
發表於 2011-4-1 16:37:00 | 只看該作者
要看電路的Function為何? 能把電路做小也是layout engineer 的能力之一.
回復 支持 反對

使用道具 舉報

ivor999
33#
發表於 2011-4-1 11:22:42 | 只看該作者
很多layout上的不成文規定都是為了彌補製程上的不足,隨著process進步也替layout省了許多麻煩.: r0 [! L* N! ]9 X
反而是ESD & latchup 問題則因製程越來越小而更顯得嚴重.基本上你的IC毛利夠高.你就認真點多花點時間和chip size.如果只有十幾二十%.甚至不到.那.........能省則省吧..........
回復 支持 反對

使用道具 舉報

GU
32#
發表於 2011-3-27 00:44:57 | 只看該作者
如果不在MOS上跑線，相對面積也會變大
! Y5 ?1 q! s3 Q; |( @) G這是不是也會使工作速度降低??& z9 E9 a  k5 S0 A1 ?% c+ _" R+ f
類比電路是要MOS上不要被跑線還是訊號線(MT)不要跑線經過??
回復 支持 反對

使用道具 舉報

31#
發表於 2011-2-24 18:45:36 | 只看該作者
不管你什麼layout橫的直的或上下跨越都可以,我layout過多顆0.18um的手機RF analog電路,! j/ p9 W' [" s$ |
drc和lvs都ok,產品也work,還不是賣的嚇嚇叫
回復 支持 反對

使用道具 舉報

30#
發表於 2011-1-28 13:35:07 | 只看該作者
可能公司省cost，其他的就...2 K& Z4 E' o+ s
每間的考量不同。
回復 支持 反對

使用道具 舉報

wkh7788
29#
發表於 2011-1-27 12:38:52 | 只看該作者
關於這方面，先跟RD溝通，看那些線他比較要求，不然一般數位的block還是會跑線在mos上繞來繞去，analog就比較少會這樣做。
回復 支持 反對

使用道具 舉報

28#
發表於 2011-1-20 16:11:19 | 只看該作者
个人观点：一般的都还好啦，除非有些ANALOG的模块要求比较高，才不允许跨线（这个可以问一下RD8 J9 K- }' H; z+ x6 f
,看他们这个模块的重要程度了），其他的都还好，影响是会有的，不过应该不大吧，
回復 支持 反對

使用道具 舉報

milo_li
27#
發表於 2010-11-12 11:24:18 | 只看該作者
回復 19# Nancy_Yeh . S5 ~" J! P$ b: R1 i/ D8 H6 C- ^
0 x9 q' L8 I! y4 ~0 @) H8 G0 _
% D+ o$ T" r# ^+ \, _$ e; L$ O
    顶你，真的，出事就退到Layout ，晕死啊
回復 支持 反對

使用道具 舉報

26#
發表於 2010-10-15 11:21:01 | 只看該作者
我市覺得和產品ㄉ頻率有關~如果速度不快ㄉ話~當然是lvs ok即可~如果速度快~要考慮ㄉ~像match之類ㄉ~
回復 支持 反對

使用道具 舉報

alex6551
25#
發表於 2010-10-14 15:56:54 | 只看該作者
基本上layout畫好後都要再給designer跑模擬，看來你們公司的定向是要求先做小再要求品質，再如何都是你的上司，他講的永遠都是對的，你只要照做就好了。
回復 支持 反對

使用道具 舉報

24#
發表於 2010-10-5 19:23:50 | 只看該作者
我現在也是，MOS上全是互連線，沒辦法。。給定的版圖面積太小了，就這麼畫還差點沒畫進去。7 p0 C" y* u. M5 E
我自己都覺得我這次的layout肯定會失敗
回復 支持 反對

使用道具 舉報

niki.wu
23#
發表於 2010-10-5 17:36:41 | 只看該作者
主要還是要看是lay什麼樣的電路吧!有些device可跨,有些則不行!
) l3 @1 [2 q8 Q重要的訊號線當然不行,如果是LOW power & 高頻的產品,就要更' A) A: K0 R4 j5 l8 e% W" }# \
注意了!寄生的RC,有可能就會讓IC不work了
回復 支持 反對

使用道具 舉報

22#
發表於 2010-7-29 11:27:02 | 只看該作者
太神奇了，这样也能work?不可思议，这是违反规则的
回復 支持 反對

使用道具 舉報

21#
發表於 2010-6-10 23:17:48 | 只看該作者
可不可以跨線# n' @! \* r" b1 k3 B
也是需要看MOS 電路特性囉3 [) D1 M/ l9 t
如果很重要的訊號 當然不能跨越
回復 支持 反對

使用道具 舉報

20#
發表於 2010-6-8 20:06:42 | 只看該作者
多一分常識囉！！5 ~& }6 \" d/ j( r% T- m3 k

3 a1 Y. W: @5 o* Z7 J感謝各位的討論阿！！！
回復 支持 反對

使用道具 舉報

19#
發表於 2010-6-2 11:19:34 | 只看該作者
有些上司根本就沒觀念及概念
8 ?% j2 g! o" o+ g! X9 i. U* {; G, I只要求面積小時間內做完$ B) ]: y8 e+ p3 V" W  x$ s
LVS及DRC   OK!就好3 ~6 X  ^. h0 ~
所以一開始不能適應8 r$ m3 Y0 A' B5 a1 O* F- g! X
能WORK就沒事
/ q. L5 C8 C1 `( _但如果不能WORK說不定就推到LAYOUT身上
" X, h- i) x" f8 ?就會說怎畫成這樣等等~~~~
回復 支持 反對

使用道具 舉報

18#
發表於 2010-5-28 16:50:59 | 只看該作者
真假??
( t* h7 H& C" x6 A# J  H! z+ c' t8 u( H
光聽到飛過mos我就嚇到說!!呵
回復 支持 反對

使用道具 舉報

17#
發表於 2010-5-24 11:16:50 | 只看該作者
能賣就是對的~~~~~~~~~~~~~~~~~~€
回復 支持 反對

使用道具 舉報

shangyi
16#
發表於 2010-5-21 18:58:50 | 只看該作者
話說....
& |+ u5 O/ R. F( }9 Y6 |' H曾經有人看過某家公司的layout
" b* [) O& v: e$ v" }就決定不會買使用那家晶片的產品了
回復 支持 反對

使用道具 舉報

下一頁 »
12下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-7 11:46 PM , Processed in 0.138018 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表