Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9369|回復: 20
打印 上一主題 下一主題

[問題求助] bandgap referece中的BJT

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-12-3 16:35:57 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
bandgap referece中的BJT的电流即IPTAT的电流一般取多少啊?与什么因素有关?或者受什么约束?
/ r7 [( h  l0 T7 s5 t6 y! Z0 k7 h* ?+ {) D& c/ W6 O

+ g, w. D( v$ `4 R3 _以下是 bandgap voltage reference 的相關討論:
3 J$ R6 B' I( ?! J% I' ybandgap voltage reference?
& p" e0 H' [: U- n" ?bandgap voltage reference? & |, u8 @0 Z) l/ t
關於CMOS的正負Tc ; M6 D$ b/ x5 g; n1 A9 H# h
如何在CMOS process 中做好溫度感應器?
, ?2 D  @1 i9 z請問有關 bandgap 內 op的 spec ....+ @! W3 ~& e' G" j4 h
bandgap的模擬問題 (單N,PMOS組成) 2 H6 d6 `% _8 Q
BandgapDC扫描温度特性时,不能正常工作 % z* ^& c* |  f- Q$ s8 C' [
+ n" B  b6 u- g" @
! Q' y# G) W6 t; J4 k" k. @) z) D
4 i7 p; d8 _5 J! n, a. R
[ 本帖最後由 sjhor 於 2009-3-17 05:49 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
21#
發表於 2009-3-28 01:17:04 | 只看該作者
抱歉!我不懂mycmf大大的意思
6 _6 @; N4 ?. W2 I$ A' Q, g"BJT的beta不準需要calibration"
( R! a) `% z4 L  P5 S
/ F8 ?, B" M! @2 O在bandgap voltage reference電路中
$ R+ ]' x8 w) C% t/ R1 u/ o) A, z應該是取BJT上的PN junction diode' o# G6 ]' C! R, l9 h" T
提供我們Vbe(negative TC). {8 ?$ p( \6 G
beta不準與Vbe有什麼關係嗎?
1 f$ U, E; D) f5 ]3 z謝謝回答~~
20#
發表於 2009-3-25 14:19:00 | 只看該作者
製程廠給的BJT通常不準, 必須找方法作Calibration
19#
發表於 2009-3-17 17:43:02 | 只看該作者
若是寄生的 bipolar 建議去問製程廠所提供的,
3 M, t, X# V, P1 K0 K' b因為它們會知道使用在哪一個範圍會是一個較佳的值。- V* _7 _1 v9 ?1 }% d2 D+ N- g" v
他的變異和限制都會比較了解。
18#
發表於 2009-3-13 17:04:49 | 只看該作者
請問在bandgap 下的 bipolar PNP 的 beta 要大於多少阿 ? 如果只有20  會影響到準確度嗎 ?
17#
發表於 2009-3-9 17:33:44 | 只看該作者
Chapter 11 Bandgap reference
7 L0 M% {( ~4 w) }% s* D0 l
/ C; Z% g1 I( n11.3
16#
發表於 2009-3-5 02:48:10 | 只看該作者
原帖由 nesty.tseng 於 2009-1-9 02:53 PM 發表 ) |( b8 l2 ]8 b* `5 h
OP的input offset可以用stack bipolar的架構讓offset減少一半
1 ?3 `' O2 [; Q. ]# h公式推導可以看razavi的書

9 i2 L, K$ F( E9 @' r请问大大这个在第几章第几节?
) }" E( r# s! H% a: [) e* r谢谢!
15#
發表於 2009-1-9 14:53:24 | 只看該作者
OP的input offset可以用stack bipolar的架構讓offset減少一半! d/ }/ \) o+ D, y$ |
公式推導可以看razavi的書
14#
發表於 2009-1-9 11:23:22 | 只看該作者
粗略的说,Vref=f(vbe)=f(F[ic])
13#
發表於 2009-1-9 11:22:58 | 只看該作者
粗略的说,Vref=f(vbe)=f(F[ic])
12#
發表於 2008-12-15 10:07:43 | 只看該作者
见过反向的和公司的,在50uA左右

, G5 u/ F9 Z5 ?2 e' j( N, j. o
, G4 F- W. Q7 M- W3 b/ y9 N% Z我指的是两路的电路总和,单路25uA左右
11#
發表於 2008-12-14 23:23:42 | 只看該作者
同意樓上說的,OP的mismatch和offset真的很難搞,不知道有沒有大大能有效降低這些效應…
10#
發表於 2008-12-14 17:01:58 | 只看該作者
见过反向的和公司的,在50uA左右,个人觉得op的mismatch问题更难弄
9#
發表於 2008-12-10 10:59:31 | 只看該作者
噪声应该是一个因素吧
8#
發表於 2008-12-5 22:26:42 | 只看該作者
原帖由 semico_ljj 於 2008-12-5 02:33 PM 發表 9 u8 E. O* z7 U) |+ }* c: E0 A! H
"小於1uA"设计有个问题,电阻就会很大,这时会引入更大的噪声!- M5 g/ e. T# b; F
实际电路这么小的电流没有设&#357 ...

0 k: ?' h4 U0 L1 ]) {) Z. {# o' q
) K/ ?3 J  w& b6 `, P- O電流基本上可以流很遠啊,電壓比較怕 IR drop4 @  l/ J( K( O  |6 L# k

* g9 w/ g4 f1 G' {% `想請問您「�阻就�很大」是指??
7#
發表於 2008-12-5 14:33:36 | 只看該作者

回復 6# 的帖子

"小於1uA"设计有个问题,电阻就会很大,这时会引入更大的噪声!
5 k, I9 Q' x3 |" N, k) o实际电路这么小的电流没有设计过,不知有没有什么要特殊考虑的地方?
) _- o3 ~6 m( l* }谢谢!
6#
發表於 2008-12-4 23:34:19 | 只看該作者
這個很難有肯定的答案
6 c+ m) w$ t) R: v  e4 O因為不同的應用與產品,所訂的規格與要求就不同/ ]$ k/ K1 R0 E, n6 l
若以SOC或者給PLL,ADC等類比電路,基本上我都是訂10uA,會訂這個值最主要是因為剛好整數,而且容易藉由這個current來產生出其他所需的voltage or current
% i3 j. @: j# U" {另外,我以前有設計給LDO電路所需的bias voltage and current,它的current就非常小,在正常操作下就要小於1uA7 v6 G  `& ]- ?' C
所以,不同的產品屬性所需的current就會不一樣,很難有肯定的答案

評分

參與人數 1 +2 收起 理由
semico_ljj + 2 谢谢提醒!

查看全部評分

5#
發表於 2008-12-4 20:51:44 | 只看該作者
以前倒是没有考虑过这种问题
4#
 樓主| 發表於 2008-12-4 17:55:50 | 只看該作者
怎么没人解答呢?是不是我的问题太简单了,都不屑回答呢?
3#
發表於 2008-12-4 09:30:40 | 只看該作者

WOW~

這很重要耶~以後要做完整的電路也要有Vref這塊~
! w1 T3 Y' @# ^" l3 z7 t懇請高手賜教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-28 12:18 AM , Processed in 0.207012 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表