11/17 2008資通及安全監控技術商談會

chip123

經濟部工業局智財流通運用TWTM計畫為協助廠商有效率地取得相關專利技術，搶得市場先機，特由工研院技轉中心特別邀集國內產學研機構，發表其開發並擬移轉及具商業化價值之專利技術，歡迎有興趣之廠商亦可在商談區內與各項目發表人進行一對一之洽談，以便進一步了解技術內涵，增進技術移轉或合作之機會。歡迎蒞臨指教，尋求商機!!

; W7 k: b# e5 }! H. c時間：中華民國97年11月17日(一)
地點：台北科技大樓─605會議室       (台北市和平東路二段106號6樓)
主辦單位：經濟部工業局
執行單位：工研院技轉中心
3 c! {9 h1 `9 _) x5 S協辦單位：台灣區電機電子工業同業公會、台灣安全設備與服務產業協會
4 y/ y" L9 ]; V( }: C7 r6 y8 I報名費用：免費(用餐自理,活動免費)
報名人數：70位

【議程表】

97.11.17(一) 時    間	題　　目 % m. i7 R; B6 r  f	發表人 " K. g" l/ n/ h0 y4 @$ c	商談會
13:00~13:10	報到
13:10~13:25	1.工業局智財流通運用計畫簡介說明 - M. x4 \  L( o% p業界科專「跨領域系統整合推動計畫」研發補助簡介說明	工研院技轉中心 賴富 專案經理	1 對 ( R3 |, B# s# I. w; x 1 ( s3 C( K7 o* e2 i; R, D 商 談 0 v) w  a: ?, _  v % {" _* g" w5 `- i7 A$ m . c, e& L: u7 s7 X' \! y 2 M' j: Z3 ~" ~, t+ J9 g2 U# q 4 g7 K' x. X) m! r
13:25~14:05	2. 用於移動估計的全域消除演算法及其硬體架構設計。 3. 用於提昇式離散小波轉換硬體實現之翻轉式演算法及其硬體架構。 3 i4 W  j* U" |0 h' p* x# x! D4. 平行化嵌入式方塊編碼器。 5.JPEG2000前壓縮位元-失真最佳化演算法。	國立台灣大學 電子所 簡韶逸助理教授
14:05~14:20	6. 視訊編解碼專利組合授權及讓授	工研院資通所 姜昱有
14:20~14:35	7. 光通訊專利組合授權及讓授	工研院資通所 郭惠菁
14:35~14:50 * v2 w  S7 I! d) {9 h; m	8.保全監控智慧吸塵器技術授權 - X; l$ u4 x1 s' m	工研院機械所 劉俊賢副組長
14:50~15:05	9.即時通玩具機器人	工研院機械所 游鴻修經理
15:05~15:35 / w8 _1 f/ y! K% z. R+ ]	10.可移除陌生人之影像擷取裝置與方法。 11.SPEECH RECOGNITION SYSTEM。 - O: X1 ?4 V+ E: Q) V# s/ ~" i, ?12.跌倒事件偵測方法。	國立成功大學電資中心 / v/ f2 [# i: Q9 e方仲毅  主任
15:35~16:05 9 V8 A/ `! L/ O& ]! o9 e	13.MPEG-2中, 移動估測Algorithm 及VLSI IP. VLC Algorithm 及VLSI IP. 14. H.264,中可變方塊大小移動估測Algorithm 及VLSI IP多重圖框移動估測Algorithm 及VLSI IP 1/4pixel 移動估測Algorithm 及VLSI IP CAVLCVLC Algorithm 及VLSI IP. . j4 k) V0 Z. a( p' T8 JIntra 圖框整合Algorithm 及VLSI IP. & E! l: a/ J# }" A; y  ?( d0 M15. 運用於監控系統之MPEG-4 coder 及  物件分離技術. 16. 數位電視錯誤資料重建Algorithm 及VLSI IP.   `5 ?9 ^0 `- [; j- S17. 攝影機DSPAlgorithm 及VLSI IP. , \1 c% B- _' d+ E" F2 u, m5 i6 q18. 視訊雜訊消除DSPAlgorithm 及VLSI IP. 19. 產生高效率灰階之電子浮水印方法	3 j! V' i$ R2 c8 s高雄第一科技大學 / B' V" Z7 W$ s# a7 z電通系 夏世昌老師
16:05~17:00	Q＆A
地點 " P# d( M& {* E6 j	605會議室

chip123

14.H.264,中可變方塊大小移動估測Algorithm 及VLSI IP多重圖框移動估測Algorithm 及VLSI IP 1/4pixel 移動估測Algorithm 及VLSI IP CAVLCVLC Algorithm 及VLSI IP. Intra 圖框整合Algorithm 及VLSI IP.	This patent presents a fast algorithm and its VLSI design to implement the variable block size motion estimation for H.264 system. The fast algorithm is proposed based on hardware-oriented concept for regular VLSI design. Simulations show that our proposed algorithm can save 88%~94% motion searching time under H.264 program JM8.6 while PSNR only decreases about 0.02dB in average. Based in the fast algorithm, the real-time VLSI architecture is proposed with parallel structure. The hierarchical method is used to reduce the design complexity, which the timing schedule is controlled with particular pipeline flow. The chip can compute 41 vectors for various block size during 256 cycles as using only 96 PEs. Comparisons with other VLSI architectures, we can offer higher processing speed, lower memory bandwidth and lower circuit complexity.The fast multi-frame motion estimation consists of the adaptive full-search, three-step and diamond searches with using content adaptive control. The decision criterion is proposed to achieve better rate-distortion for H.264 system. The experimental results show that the speed-up is 6~15 times compared with the full search method while the PSNR value is slightly degrading. The proposed algorithm can achieve faster speed and lower bit-rate compared to the competing algorithms.	□技術授權 : z9 Y& E- r6 v: c( O) [; nþ 專利讓授 þ 專利授權 ' }3 x8 s- E! @6 _% kþ 合作開發 : m- c6 C( l/ N& |" p' B, t& f□ 其他	3G手機, 多媒體, 數位電視, 數位攝影機
15.運用於監控系統之MPEG-4 coder 及  物件分離技術. ( x6 x* R. a2 \. {$ x	In this patent, we first present an adaptive full-search algorithm based on temporal correlation approach. The efficiency of the proposed full search can be promoted about 5-20 times as comparison with the conventional full search, and the searching accuracy is kept. 3 j5 E0 H- e$ u7 ?0 WBased on the proposed full search algorithm, a real-time VLSI architecture is developed. The computational kernel is designed by PE modular that can be regularly expanded for high-speed system. The gate count of chip is about 8k when the computational kernel is expanded to 8PEs for MPEG-II coding application. The processing rate of proposed chip can achieve 53k blocks per second for searching range from –127 to +127, and the power dissipation is about 30mW with 0.35um TSMC technology.	□ 技術授權 & ^. B# q7 j9 E: Y/ k; ?4 Nþ 專利讓授   r1 L% M2 T% F/ G& C4 Hþ 專利授權 $ k: I+ \8 }, W8 c; Cþ 合作開發 * L0 [/ h! n4 ^□ 其他	安控系統, 多媒體, 數位電視, 數位攝影機
16.數位電視錯誤資料重建Algorithm 及VLSI IP. , u  h) p2 n; R1 r: `& {# R : ?! g" v, f2 J* X 6 Q' @# o5 F/ Z$ u$ g' r	The digital TV broadcasting system adopts the video coding to save the channel bandwidth, but the decoding image will appear distortions as the bit stream suffers from damages. This patent presents an error concealment processor to promote the performance of TV receiver. An efficiency error-concealment algorithm is advised with the adaptation of the spatial interpolation and the temporal prediction to reduce the non-matched error for high motion regions and achieves high resolution for still or low motion regions. Based on the adaptive algorithm, a real-time VLSI architecture is developed with a pipelined-flow structure and parallel processing. The complex processing schedule for the error concealment processor is arranged to integrate video decoding systems for real time implementation. The chip occupies about 27k gates and includes one on-chip line-buffer. The silicon area is about 9mm2 with TSMC 0.35um process, and the throughput rate can achieve 50M pixels per second.	□ 技術授權 þ 專利讓授   o( y1 O  K. R# y% I4 lþ 專利授權 4 D7 j4 w( E& `; oþ 合作開發 4 E) ?& v. t" d$ y0 F□ 其他	3G手機, 多媒體, 數位電視, 數位攝影機 2 P6 ^3 t( Q8 u* q& A+ [% w; w
17.攝影機DSPAlgorithm 及VLSI IP./ 色彩內插處理器及其色彩內插計算方法, 區域式文字、影像之光源平衡處理方法	This patent proposed a color interpolation technique for a single chip CCD (charge-coupled device) with color-filter-array format. Using edge direction weighting and the local gain approach, we reconstruct color components in high accuracy but low computational complexity. Simulations result that the proposed method outperforms the other techniques to which it was compared. Based on the new algorithm, a cost-effective architecture consists of pipeline schedule for real-time operations. With time-sharing method, this architecture can interpolate various colors using a common computational kernel. The circuit complexity can be efficiently reduced. The prototype of color interpolation processor has been successfully verified with a FGPA device, and an ASIC chip is also designed with TSMC 0.35um. The chip core uses about 10k gates and two line-buffers.	þ 技術授權   þ 專利讓授 & q7 Q/ g* S' d+ e6 `1 K; wþ 專利授權 þ 合作開發 ) }) ^( i* ]0 |3 e9 _. Y□其他	數位電視, 數位攝影機, 數位相機, 視訊展示系統 . R# F3 D* i& z# h
18.視訊雜訊消除DSPAlgorithm 及VLSI IP	This patent proposes an efficient noise-removal algorithm using an adaptive digital signal processing approach. Simulations have demonstrated that the new adaptive algorithm could efficiently reduce impulse noise even in highly corrupted images. In order to achieve real-time implementation, a cost-effective architecture is proposed using a parallel structure and pipelined processing. The proposed processor can achieve the throughput rate of 45M pixels per second using only 4k gates and two line-buffers. Unlike median-filtering chips, this processor provides better filtering quality and its circuit is much less complex.	□ 技術授權 þ 專利讓授 þ 專利授權 þ 合作開發 □ 其他	3G手機, 多媒體, 數位電視, 數位攝影機
19.產生高效率灰階之電子浮水印方法 , b( a: n/ ?3 y, M+ W% f	In this patent an efficient watermarking algorithm is presented with two-layer hidden for gray-level image watermarking. In the first layer, the key information is found by using the codebook concept. Then the secret key is further hidden to the watermarked image using the encryption consisting of spatial distribution in the second layer. 3 T( T9 Y+ c- X8 G6 }+ u- j+ ^As a result, the watermarking information becomes perceptually invisible in the watermarked image. Moreover, the gray-level watermark can be extracted by referring key parameter rather than original image.	þ 技術授權   þ 專利讓授 þ 專利授權 þ 合作開發   □其他	安全防護系統

chip123

5.JPEG2000前壓縮位元-失真最佳化演算法。 . ~3 S* f! L6 z	一影像處理方法，該方法用於處理JPEG 2000規格中的靜態影像，係包含下列步驟：(a)將影像分割為已固定數量的幅，該幅有固定數量的幅像素；(b)以離散小波轉換分解前述的每一個幅像素；(c)將前述的每一子頻帶分割置入固定數量的編碼方塊中，該編碼方塊被分別安排至複數位元層中；(d)於總失真量固定的條件下，執行一影像中總位元數的最小化程序，該程序用以預先判定每一前述編碼方塊的最佳截斷點；(e)截斷每一個編碼方塊中，前述離散小波轉換參數的已決定部分，以使前述每一個編碼方塊所耗費的運算資源最小化。(f)以嵌入方塊編碼方法對前述每一個編碼方塊進行編碼，用以形成一嵌入編碼流，該嵌入編碼流包含複數編碼程序。	þ技術授權  □產權移轉 * J$ R1 L  F5 z( _þ合作開發  □其他	視訊安全監控產業 & a' N- K8 n8 _: S" v
6.視訊編解碼專利	本專利組合為工研院資通所自行開發之視訊編解碼(Encoder/Decoder)專利組合，共有近百件，範圍含蓋目前市場的主流標準包括H.264 / MPEG4 / MPEG2，在專利權日益高漲、專利訴訟動輒數億資金的商場，對業界會是增強公司專利競爭力與防禦力的重要資源。	þ技術授權  þ產權移轉  þ合作開發  □其他	視訊監控應用，如保全居家防護等。 1 i- |" w9 M: G
7.光通訊專利	本專利組合為工研院資通所研發之光通訊晶片及模組專利組合，共近80件，技術領域涵蓋CPE及CO端及測試設備，多為近年研發之光纖網路核心技術，此時佈局，將可佔領市場先機。	þ技術授權  □產權移轉 # ^( v# C4 c6 o& Q  M( uþ合作開發  □其他	網通業者、IC設計業者、量測儀器業者
8.保全監控智慧吸塵器技術	具備『影像投光反光比對辨識』之全新意念『保全監控行智慧吸塵器』，當發現環境異狀即時以手機簡訊通知，並提供遠端監看與運動控制機能，實現清潔機器人一機兩用之網路與通訊加值。	þ技術授權  □產權移轉 4 k* ?, |& M0 c/ x2 D: m/ |5 I þ合作開發  □其他	視訊監控應用 ; E& G: v4 H; g1 S% Q3 p
9.即時通玩具 機器人	結合超過10億人使用的即時通訊科技（MSN,Skype）與智慧互動機器人技術，即時通玩具機器人以生動的表情肢體動作，取代原本平面單調的文字符號，將遠端傳訊者傳送的即時訊息實體呈現，完整表達傳訊者情感。	þ技術授權  □產權移轉 8 T! e4 `  V* z þ合作開發  □其他 $ a$ R  l* {& k- D6 U6 z; }	機器人產業、視訊監控應用 4 }6 o0 l. Y% ]
10.可移除陌生人之影像擷取裝置與方法 ' X& A8 i3 H% G, _; C7 K7 W	本發明揭露一種可移除陌生人之影像擷取裝置與方法。首先，輸入第一影像。接著，系統控制模組決定是否進行陌生人影像處理步驟，並產生一結果。若此結果為否，則將第一影像直接送至影像輸出模組輸出；若此結果為是，則由人物辨識模組先進行辨識步驟，以辨識出第一影像中之至少一個標的影像和至少一個陌生人影像，再由陌生人影像處理模組進行陌生人影像處理步驟，而產生第二影像。接下來，輸出第二影像至影像輸出模組輸出。	þ技術授權  □產權移轉 % H0 V+ Z# C4 U+ x9 l% ~þ合作開發  □其他 8 v) [$ B" }3 |5 b" p1 F. n9 x	影像產業 6 @8 h+ h0 w- J9 |
11.SPEECH RECOGNITION SYSTEM	The present invention discloses a complete speech + w3 ~4 R4 U3 J5 |* Irecognition system having a training button and a recognition button, and the whole system uses the application specific integrated circuit (ASIC) architecture for the design, and also uses the modular des.	þ技術授權  □產權移轉 % a/ u  }8 Q9 o# Eþ合作開發  □其他	視訊安全監控產業
12.跌倒事件偵測方法	本發明為一種跌倒事件偵測方法，其利用人的跌倒時間區間、形心位置及垂直投影高度三特徵值於三種不同運動模式，在跌倒時間區間中，偵測觀察人的形心位置改變率及垂直投影改變率，當偵測有跌倒事件偵測方法發生時，可透過監控裝置通知遠端家人，並即時進行醫療減低傷害，可應用於智慧型家庭監控。	þ技術授權  □產權移轉 2 c) Y* l- A# I& ?þ合作開發  □其他 ; k' `' Q* \% E" `# X( L+ a	視訊監控應用 0 N, R' s; N" Q$ ?
13.MPEG-2中, 移動估Algorithm 及VLSI IP. VLC Algorithm 及VLSI IP.	In this patent, we first present an adaptive full-search algorithm based on temporal correlation approach. + g: ^" w( ?5 \$ F1 h* k) a: nThe efficiency of the proposed full search can be promoted about 5-20 times as comparison with the conventional full search, and the searching accuracy is kept. " n1 I0 Y3 o5 o( ?# _Based on the proposed full search algorithm, a real-time VLSI architecture is developed. The computational kernel is designed by PE modular that can be regularly expanded for high-speed system. The gate count of chip is about 8k when the computational kernel is expanded to 8PEs for MPEG-II coding application. The processing rate of proposed chip can achieve 53k blocks per second for searching range from –127 to +127, and the power dissipation is about 30mW with 0.35um TSMC technology.	□ 技術授權 8 ?  E/ [6 o; {9 Gþ 專利讓授 9 O* F1 j0 h9 [2 Jþ 專利授權 þ 合作開發 □ 其他	3G手機, 多媒體, 數位電視, 數位攝影機

chip123

2008資通及視訊監控安全技術商談會摘要說明

技術╱專利名稱	技術說明 + \% ]1 R! r" l0 s4 n	交易方式	適合廠商
2.用於移動估計的全域消除演算法及其硬體架 構設計。 1 _9 z! q8 f* N+ U$ i+ [7 _	本發明係提供一種用於移動估計的全域消除演算法及其硬體架構，其係將連續消除演算法中資料流的分支有效去除，使資料流更加順暢且適合硬體實現；且因每個移動向量之處理時間為固定者，初始猜測可以省略，搜尋位置的省略比率係不隨時間改變並可大幅提升。該全域消除演算法具有準確性高之搜尋結果，其結果大多與影像之平均品質為最佳的全搜尋區塊比對演算法相同，有時甚至具有更佳的峰值信號雜訊比，使得本發明其有很高的可靠度。全域消除演算法的硬體架構主要係由心脈式跳動模組、樹狀加法器及樹狀比較器所組成，與其它許多實現全搜尋區塊比對演算法的硬體架構比較，此硬體架構所使用每一邏輯閘的運算能力為最高，且在相同的移動向量生產率下邏輯閘所消耗的功率則最低。	□技術授權 % l$ J  V" g, F. e . u& |1 l( h% c7 I% s1 }! {* Lþ產權移轉 5 x+ K2 B4 {  J2 G3 u% ~ 0 H. P3 V3 H$ F/ P7 t□合作開發 . O* |* D6 E* D! J0 e! m □其他	視訊安全監控產業 ( R' H: y: u- {( I) W
3.用於提昇式離散小波轉換硬體實現之翻轉式演算法及其硬體架構。 2 p  B$ M# M! n% Q	本發明係揭露一種用於提昇式離散小波轉換硬體實現之翻轉式演算法及其硬體架構，其係以一般提昇式結構為出發點，將通過基本運算單元之間的乘法器之切集合上的邊全部乘以該乘法係數之倒數，藉此切斷時間延遲累積效應，然後再將該基本運算單元中的運算點分開成二個加法器，以利用翻轉式架構改善其臨界路徑太長之缺點，如此既可保有提昇式結構在硬體需求量方面的優勢，亦可大量縮短臨界路徑，以達到最佳的硬體架構。 ; F9 _: R* M& v; c; ~	þ技術授權  □產權移轉  þ合作開發  □其他	視訊安全監控產業 5 J6 F) g( b5 U+ A
4.平行化嵌入式方塊編碼器。 & J5 g0 `0 N, J5 T- A/ D	本發明是在提供一種平行化嵌入式方塊編碼器，可高速且節省記憶體的嵌入式方塊編碼器(EBCOT)平行化之架構，它可以一個時脈處理一個離散小波轉換(Discrete wavelet transform, DWT)係數，同時不需要任何狀態變數(State variable)，所以也免去了記憶體的使用同時也降低了外部的記憶體頻寬；且本發明以相同的面積成本及低很多的功率消耗卻達到其它架構處理速度的六倍以上，在各方面都勝過以往的架構許多，並可以在100MHz的工作頻率下每秒處理超過五仟萬像素的影像，在這個規格下可以支持高解析度電視(High definition television, HDTV)編碼，每秒30張。 * C# ~+ Q3 u3 ?! L4 v( A4 Z2 n	þ技術授權  □產權移轉 : ]2 P: ^8 P1 l8 c1 ^. R  O  s9 d þ合作開發  □其他	HDTV、 數位電視 . d* H: k% d+ ]1 y! B9 R- m