高压LDO 过冲问题！

wxw622486

大家好，我现在在做一个高压LDO ,输入电源电压在8－16V,输出LDO 在5V， 输出电容1UF。 输出驱动电流在200mA.  运放输入使用低压5V 的NMOS.其他管子是高压的20V。
. t' ~: M; R0 Y' o$ P9 S5 T, v& h问题：输入启动的时候 输出电压冲到7V左右，放电到5V要很长的时间。在加入负载200MA 时，输出正常。在驱动电流切换的时候突变电压也很大。请教高手帮忙解决解决！！
我把电路图和仿真结果传上来！！

1 h+ o: y, ?* M

$ R" J* K8 z4 z
+ X+ L8 W. y! y$ Y9 v% i
以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
Rincón-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
# J7 U8 Q9 Y4 d3 v$ [Design of High-Performance Voltage Regulators
; |( K4 x& i% v0 I+ E6 M. |, i0 \  t请教有关LDO的问题
- k6 d# O2 c4 _' T& T% b$ kLDO DC-DC分壓電阻的疑問(等比例的差異!?)
2 L0 ]$ j! t6 d, l2 A- S" zLDO测试



[ 本帖最後由 sjhor 於 2009-5-14 11:40 PM 編輯 ]

power51920

正好也有這個研究上問題

xwcwc1234

如何增加Bandgap 的PSRR 呢?

opamp1201

您的問題我也有遇到~正在試試看~ 有結果在跟大家分享

semico_ljj

好像确是一个current-mirror amplifier，但是电流比例是1：1，比如M14/M115 ，M81/M78，这样有什么好处，其实并没有提供实质的增益啊！

jevil

学写了，我们正在做的LDO也有个过冲问题，想办法中，试试各位说的方法，^_^。

fmgay

原帖由 semico_ljj 於 2008-10-27 05:38 PM 發表
  k% `, @7 d5 R- j& r" f2 s
我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！

$ S* l/ W3 I3 `1 RM78和M15的输出阻抗很大的，不是做buffer用的。如楼上版主所说，是起放大作用的。

alab307

M78/M115是common source stage, 是提供gain, 並非buffer
$ d( l* |9 N! _' S1 x" b
1. 這個東西的前面部分就是一個current-mirror amplifier  
    加一個輸出PMOS
* ]9 o, F% Q  q% w( ?0 X2. 加大輸出電容可以防止over-shoot
3. 應該如fmgay說的R25和C18可以對Power, PSRR也會好些
$ V5 W- _, {# t9 v4. 可以並一個電容在Rfb, 就是電路圖的R15
8 _4 }- Y% A2 g. B! w2 e5. 加限流電路, 降低over-shoot
, E4 A6 m1 a, e6. 加軟啟動電路

semico_ljj

原帖由 fmgay 於 2008-10-23 11:12 AM 發表
$ B5 N, e0 |6 T/ e- n- ?" S4 h尼峖角@个低频极点，这样就有两个低频极点造成环路不稳定。
布O引入buffer输出和pass device产生的一个极点。
只有保 ...

  t4 a$ Y9 M4 ~3 T我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！

wxw622486

谢谢大家的帮忙，我回去好好学习学习！！
7 e- j  ^9 a2 L$ `) r2 J, k# D
万分感谢！！

fmgay

加buffer是为了环路的稳定性。应为OP的输出阻抗较大，它和pass device形成一个低频极点，另外，输出负载电阻电容也形成一个低频极点，这样就有两个低频极点造成环路不稳定。
加buffer可以将OP的输出极点移动高频，同时也是引入buffer输出和pass device产生的一个极点。
6 b' z2 N- o) D3 f5 ~只有保证输出极点为足够低时才能保证环路的稳定性。

fmgay

以下几篇paper供你参考，希望对你有用！

fmgay

负载变化的时间依照负载类型的不同而不同，不好一概而论，而且在设计中需要考虑到最坏的情况，在仿真中用理想开关比较好一点。
6 z0 A  x2 T- H$ m. V一般电源的上电时间在ms级，ldo的过冲一般在100mV左右，输出的恢复时间和你ldo环路的GBW直接相关，GBW越大，恢复时间越短
增加OP的工作电流可以增大GBW，
, w2 I) V% k& M# I. b另外，也可以采用transient-enhance technique(Slew rate enhancement technique)来改善瞬态响应的性能

wxw622486

如果在输出大的PMOS 管和误差放大器之间加入一个BUFFER 会不会减少OVERSHOOT???很多电路加如BUFFER 的目的是什么？？谢谢！！

wxw622486

还想问问几个简单的问题：
0 ^* p# T' l8 D) x/ q2 M1，负载变化的时间一般多大？？比如从0A到200MA , 上升的时间一般多久？？
2，电源的上升时间多久？？LDO 的过冲一般多大？？LDO输出恢复时间多久？？
4 B3 B0 b3 u" G% _3.如果需要修改OP 的性能》》GBW 怎么变化？？通过什么方式可以达到？？谢谢！！

wxw622486

我们是根据客户的要求来做的，负载电容是固定不变的，只有改变OP 的参数，我再看看有没有好的解决办法？？谢谢大家！！！

jerryhao

input 6-18v output 5v!!!. such LDO really  exist. be intresting ing.

fmgay

原帖由 wxw622486 於 2008-10-22 09:58 AM 發表
我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左 ...

减小负载变化时输出波形的过冲可以从两方面入手：
1. 增大OP的GBW；
7 @; r) C- r" ~9 c  I2. 增大输出电容；（将1uF电容换成10uF的电容；）

finster

你這種LDO的架構我沒有見過和用過
5 R" C. c8 s& L, K" y0 P所以無法以個人的經驗來提出建議
9 f0 q+ ]; o/ j' b, _- X我純粹以我以前作過LDO的經驗和你的現象給一些個人看法
& ~$ p; Q2 l" i  a& X* E. _一般來說,若要縮短因為current loading的瞬間增加和減少而引起輸出電壓的突波,要從OP的頻率響應著手
這是因為OP是比較輸出的回授電壓和參考電壓的差值之後,然後將這個差值反映到控制M30
如果OP的頻率響應愈佳,表示OP處理和反應這差值的所需時間會愈短,如此一來,可以在突波上昇到還沒有那麼高時便被控制
7 K% g( A- ~4 _! L除此之外,尚有加大M30的size和加大負載的電容這兩種作法,不過,這兩種作法都是在不更動OP的size和架構下所採用的方式
" I* F" C/ B* N9 s$ L/ W若要作最根本的解法,需從OP本身的performance著手

wxw622486

我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左右
，我的在200mV,太大了。请指教！！