Layout about Transmission Gate

w765432001

我是初學者，最近在畫一個開關的layout
2 H* ^/ `6 [2 {0 H( l9 Z1 H如下圖

1 }2 s6 j) d3 q, L  @這是一個transmission gate，
4 [& {) M/ w" @: U% d* [: ~不過pmos跟nmos的drain跟source都是接在一起，
* K) F. \  [7 @' J6 k而gate端是輸入CLK訊號
而pmos的body端是接到vdd，nmos的body端是接到gnd
2 M8 \& e2 V* _! @% q不過以前通常source跟body端都會接在一起
layout時body端可能就做在vdd跟gnd上面
/ k$ t, B  t' q) z% U, k# V2 l那現在source跟body是分開的
0 g0 V. L! Z  x9 F, q我body部分要做在哪邊才對呢？

希望有了解的人能提供意見
; S% L( |- G5 r, q, g感謝

motofatfat

N_WELL P_SUB 製程
PMOS ㄉ body 在 NWELL 中
n+ diff

% r6 e; k. r! D" [+ @+ NNMOS ㄉ body 在 P_sub 中
3 y- F  r. D7 V. fp+ diff
; y4 V; Z3 }% f' w8 F8 i" z* {由於整各晶圓都是 P_sub 只要在
, ]% R* ?6 Z- K6 U# h非 N_WELL 中 ㄉ p+ diff 都是
' j& _5 z; N% F通常 design rule 要求要在20um
. \& c: i* ?  R6 |/ T% r' k內.有機會加強製程方面

CM168899

N-Well製程  pmos 的 body 就是 用 n+ 接 VDD, nmos 的 body 就是用 p+接 GND.
1 u' E6 i0 }% I3 B
0 o) P0 f0 d2 h, Z2 s+ _) J5 ]transmission gate PNmos  S/D 兩端相接,  gate端是輸入CLK訊號

3 @8 a6 K) a- d5 f/ v! u8 m這樣就OK啦