打負電壓到外掛的PowerMOS，PAD 要自已設計嗎？

shaq

因為我Power MOS 是外掛元件，因為 S 端是負電位，為了要關閉 Power MOS，所以 G 端要更負才行。

' Y4 O$ B# Z8 E, Z0 Z8 F" Y1 F2 N) n請問一下，這種情況下的 IO pad (with ESD) 是不是要重新設計？
& q5 m+ r' f/ s- ~' V
再問另一個問題，那我需要再設計 Buffer 去推 IO pad 再讓它去驅動Power MOS 的 Gate 端嗎？
還是負壓產生後，直接用 IO pad 去 driving Power MOS 的 Gate 端就可以了？

finster

你這種情況會有些問題
) x2 Z. t  I) N6 j5 e3 Z" O在打ESD時,會打正電位和負電位,而且此時chip內部是不管它的function和動作情況,所以Power MOSFET的Gate電位會是近似floating的情況,除非你default有設值
4 N4 q9 {' V; D, b3 V6 V  E' q( }
- C% G( ~- H1 _' ?! j  |4 j另外,如果你要產生負電壓,除非chip內部有負電壓可以使用,不然你就要自己設計出一個負電壓
不過,除非電路有其需要負電壓,不然,我們不會特別去設計一個負電壓來針對ESD