關於ESD input and output pin 保護電路設計

0918429587

這邊有人會保護電路設計嗎 ?
我想問在input  pin  以及 output pin 用的保護電路有些不同
4 G+ o# X& E0 g' u'
( F! B8 h; ~6 w1 d) s- x那我在設計上在input  pin 設計時有哪些要注意
' a/ ?- c; ]9 R8 z. e* V9 Houtput pin 設計時有哪些要注意
這2個pin 有沒有甚麼規定有些電路input  pin 並不適用於 output pin
那設計上需考慮甚麼呢?

szona44250

感謝大大的分享，受益無窮
* P$ l% ~. i' ]% s4 `
% m0 w1 s* _8 u& {7 U謝謝

sxb841018

学习了，谢谢大家啊~~~~~~~~~~~~~~

tuza2000

学习学习！！！！！！

chrish2012

回復 20# ihcnqkm

4 A) }+ I5 N% ~0 ^' C, v
4 h5 L! W+ U3 H) d    很有用啊 ~谢谢各位的提点

vincentron

谢谢诸位的分享，

despair

如果在輸出端加CDM，那輸出端的ESD MOS等於白做
( f$ h9 @3 B$ Y. g8 x, C
5 ?6 U- D! Q8 Q* A$ G/ L一般CDM diode size相較ESD MOS size來說小的多
# O: a  `1 ?$ d0 k' j/ @3 g如果同時加上CDM diode，肯定會先死在CDM diode上。

averyer

謝謝大大的分享~更加了解esd的重要性

wes777

Per my experience ,Diodes + RC-Control , inverter and PowerClamp is better for out pad
* s2 q' X! E3 c  gGenerally speaking ,the root cause of ESD failed is from below.
! ^+ W4 \0 K. j1 `, O<i>clamp NMOS's ability.
! r3 v  F1 L$ U0 p( q<ii>clamp NMOS's turn-on rate.
<iii>Not follow design rule.......................
As we know ,RC-control is to keep clamp NMOS off when IC is on normal operation.(us)
" f0 f, g) ?: U& wWhen sufferred ESD pulse(ns),GGNMOS be turned on by coupling .
+ C! F& j/ d3 r5 BIf adding inverter between RC and clamp NMOS,it will speed up clamp NMOS turned on.
/ y+ V3 @4 L) @/ H. ~Just for reference !!!

ihcnqkm

so many talented guys. I learnt a lot. Thank you very much !!

semico_ljj

回復 13# cthsu1
- E  P; G: m, i& H- F# a4 w- O
不是很了解，请详述之，谢谢

tacopippen

又上了一課！感謝各位大大分享經驗

milo_li

真是太長見識了。謝謝各位大大的分享！！！！！！！！

werx

類比電路的話
! L2 L- ]. m. j1 |3 T/ mINPUT通常大家都用N-diode and P-diode
& O& Y. X+ V; K7 x: x' ]1 D2 Z$ N, \如果gate前有個限流電阻就更棒了
& k& C' |7 D: `+ K8 B+ G- T原因是diode寄生電容小又好作又簡單
OUTPUT端的話通常是用output buffer的n p mos摟
" L( g, b6 W6 }" s7 C! D  L$ C. w不過最好在加個power clamp
power clamp通常都用RC gate trigger NMOS
有power clamp的話IO to IO test比較容易過  
不過我講的都是最簡單的電路
HV, mixed-voltage, RF CKT.就不太能這樣搞了

- M/ d3 G. D! {5 g5 c$ P, a小弟才疏

taofeng

That's correct ! Normally the input pin is gate, so add current limiting resistor won't change the story. For the output pin, it is different!

shmiyi

小弟在此說出淺見
# \' [# }6 g+ H( G" F關於ESD input and output pin 保護電路設計
& O3 N- Y4 A* _' cinput and output pin 最大不同處是input可以加限流電阻(電阻要加多少還是要下模擬)
output則不太能加限流電阻,原因是會影響輸出電流
所以輸出級的元件都會依照符合ESD規定
6 Z, p) G3 c* s' O因此輸入和輸出ESD會有一點點不太同

cthsu1

Input 可以  Output 不行  原因可以自己先想一想

scy8080

明白，谢谢
还要注意由于引入cdm而产生的latchup问题。

ritafung

只需要在gate和body之間連上一個diode即可
因為cdm是從substrate透過gate oxide流到 input pad (假設此pad接地)
若加上cdm diode,它能提供一條捷徑從substrate流到input pad

scy8080

原帖由 zsybook 於 2008-12-7 09:00 PM 發表
" w$ l  `8 \2 u% t+ K( P补充一点，INPUT的IO需要加上CDM的doide，而在OUTPUT的IO上并不需要。

请教INPUT的IO需要加上CDM的doide是什么，怎么加？