詢問calibre的LVS錯誤碼

icekao

想請問Check softchk psub_term CONTACT
0 }3 X2 ?* ~2 H& H' D9 S6 `和Check softchk psub CONTACT的錯誤碼是代表什麼意義?
需要做哪些修改呢?

nebula0911

建議 yaya 將 AVSSA / AVSS / VSS 分別加上PSUB2(記得別連在一起) .
本人有慘痛的經驗:就是認為只剩下一個 block 不蓋應該沒關係.結果LVS出現莫名其妙的錯誤,結果是有的 PAD 沒蓋上 PSUB2 ,在LVS check 時將沒蓋上PSUB2 的電路均視為接至相同接地;最後是全部的 block 全部分別蓋上 PSUB2 才全部驗證過關.本來想偷懶,結果會花更多時間去debug!!

yaya

我之前也碰過這樣的問題，又沒人可以問，只好自己用ｔｒｙ的，最後終於成功了！
% L' n0 G5 `* l6 G4 I* V0 E在我電路上有三組電位，AVSSA AVSS VSS，原本是前兩者各自蓋上ＰＳＵＢ２，但ＥＲＲＯＲ的問題仍存在，所以就試看看三個都蓋ＰＳＵＢ２（小心不可以讓不同電路的ＰＳＵＢ２連在一起即可），就過了！
3 A2 U/ @; l# I& Z但是，公司前輩又告訴我，ＶＳＳ的部份是不用蓋的，可我不蓋就會ＥＲＲＯＲ，這是我心中仍存在的疑問？！ 請問有人知道原理嗎？

limit

嗯嗯...沒錯，
" Y* d0 t* U9 ?: @6 @% l, r我剛剛也遇到Check softchk psub CONTACT的問題，
5 @8 D3 A0 a' z2 n現在解決了，
原因是打雙層guard ring的時候即使外面的guard ring沒有用到也是要跟其他的GND/VDD連接起來的。

arthur03226

你需要把psub部分蓋上定義psub的layer
各廠定義的layer name不一樣，例如psub2 sebgnd之類的。
5 a, {3 p3 F1 s& y$ n9 {8 V1 a5 ?2 v原理:
; ~& g$ U- n) F  s2 I( G- w& }因為psub基本上tool是認定全部都接一起的，你的情況應該是有不同的gnd電位再同一個chip裡。
8 I: c) D4 s; J或是有某幾個psub沒有實際用metal接至正確的電位，而是經過psub接出去。
softchk有絕大部份是再check電位進psub或是nwell是不是單向的(只許進不許出)，
9 z# S5 C+ T0 C2 K+ T因為如果該電位是透過psub或newll連接，而不是經由metal。
邏輯上也是正確的，只不過電阻超大，到時電路一定fail。
不知道這樣解釋有沒有聽懂?沒有用圖示法我也只能解釋到這樣。