Bandgap 怪問題

shaq

有人有遇過在跑 .TRAN 時， VDD=2.5V 時，VREF 電壓正常
; S+ U1 D+ P! t" x& ~8 \但 VDD=5.5V時，VREF 只有 0.2V 左右

不過，當我下 .DC VDD 2.5 5.5 0.1 時，VREF 的值都正常

' N5 @9 s+ j' Z+ h3 k7 w# U有人會問說，「那有加 START-UP 嗎？」
答案是有的...

若排除是 START-UP 的問題，那還有什麼原因會照成這種現象？
是指令的下法有問題，還是其他的原因？

( F' l' ?4 ^8 r4 ~" V3 b8 B5 E以下是 bandgap voltage reference 的相關討論:
大大~~幫小弟解決bandgap問題
4 {. i5 v% k8 i( {; y& dbandgap的模擬問題 (單N,PMOS組成)
3 B  [5 a9 n- L$ N: d关于bandgap的结构
4 y& }: s- k" nBandgapDC扫描温度特性时,不能正常工作
1 p+ [0 y8 @! Z! f0 Q8 F5 F3 t. G
5 Y- U1 H1 {: [
, g, h6 G) T( Q+ I
[ 本帖最後由 sjhor 於 2008-7-4 09:26 AM 編輯 ]

finster

建議你看一下op的頻率響應
我之前也曾遇過類似的問題,後來在排除掉所有可能之後,才發覺到因為我是以power ramp方式來模擬電源電壓起來的方式,以便觀看bandgap circuit的運作情況,但因為為了要作到low power,所以op的頻率響應並不是非常好,進而會卡到power ramp的速度
因為你用.dc去掃電壓,所以沒有速度的問題
而當你用.tran時,一旦電源電壓愈高,其反映時間便需要愈快,而這時,頻率響應的問題便會出現

hitxiaojun

同意楼上的观点,当power voltage过高,有可能造成start-up电路的关断而整个电路被锁!

mbission

你要檢查一下startup在supply高低壓的工作情形,有時會因為pull up電阻隨supply變化,
造成startup電路無法正常運作,會lock住~~~

LAS.xs

把.tran的精度提高，有可能是計算精度不夠
不過一般.tran應該會比.dc要准