放大器的單端輸出改雙端輸出

w765432001

這是之前參考smith電子學上面的2 stage的運算放大器，
0 u+ y1 \6 u$ u4 P, @之前做過模擬，但現在因為要做別的應用，
0 y' e& M* ?6 H6 e  }1 f1 ~0 J需要將輸出改成雙端的，
有請教過學長，不過不知道是不是我模擬錯，
) {, f5 e5 @; Z( ^& `跑不太出來，
* U+ e. E/ e7 T/ L' j8 Y: Y另外在Razavi的書上有看到雙端輸出的雙級放大器，
" w. G  e; P* y: _$ C不過架構是另外一種，
% G0 w9 `1 N4 f& S所以想請問看看如果本來是如上圖這樣的放大器，
5 o3 V. r& t4 a! U1 s- F/ p該怎樣修改成雙端輸出，謝謝
  b3 _" N% l* u! N7 w附上本來單端模擬的spice
是根據180nm製程模擬的。
/ r5 c3 a/ F& D8 q: H% s1 `" a
$ |+ K5 g' H& C6 f# Evdd vdd gnd dc 1.8v
vss vss gnd dc 0v
Ibias vpg1 vss 15uA
r1 6 vpd5 3k
Cc out 6 0.6pf
Cl out vss 1pf
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
$ M" ^* F8 }; A7 G( Z+ L  D& Pm3 out vpg1 vdd vdd P_18 w=90u l=0.5u
m4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
  [* o' e9 r7 l% k) a5 f; Q& W+ @) |m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
6 X+ E; L( X% Y5 |) Zm7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
" ?6 N/ J! E% m7 ^2 n0 |0 l9 o% Hm9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
+ y, m( }7 {, h$ |  o7 {+ }如此就不用改變CMFB的部份,gain也應該會提升20dB以上

另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
8 w5 g/ @- `' L$ C5 Y6 _7 f4 ksignal path gain 不會有太大的影響

w765432001

感謝大家的意見，
我有大致調出我的op雙端輸出，
0 ~! i$ g, ]0 M! w1 ]不過我拿去接取樣維持電路又感覺有些問題，
- {1 Y7 i1 r: b8 r* Z* y* ~因為我第一級採用diode-connected的接法，
' m5 ]4 m' Z8 E9 o本來應該增益是gm4(ro4//ro6)
因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
8 R9 @' w8 t6 n/ c由於這樣所以我增益就被大大降低，
, d# S6 U; q) I6 U! y2 H; q9 ?本來有60多dB就不見了，
那我該怎麼辦勒
3 m3 U4 p: f5 A) T8 t% u$ Q
還是我該用原先的架構接上兩個CMFB才能有高一點的增益
但是回授的觀念
3 |8 }; b2 p( s2 p接上回授又會降低增益(1+AB)
' L* k* ~- z& S: W% v接上兩組不就降更低
/ W' W' ^9 T+ b" y$ f如果真的要接上兩組，那我是不是如同mbission說的
! w# O$ m2 r4 e一組接到M1&M3   那另一組就接到第一級的M2
這樣觀念對嗎?
那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
然後在接上補償電容跟電阻。
這樣想法對嗎?

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
differential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

chungming

您好
* C# Y$ I# E6 `0 ?1 G; Z看到你的模擬圖後我到不覺得是速度不夠快
因為沒有slew rate limit的感覺
( ]$ \( s6 f+ `1 b+ N+ Q( ]) a每各step都有settling 到一各幾乎固定的值了
從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
所以........光從模擬結果來看
有可能是OPA的gain不夠
因為你的OTA是current mirror single stage OTA
$ A+ t! X& ]; T6 sgain ~ gm*B*ro , B是current mirror M7 & M8的比例
當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
7 z: H* q! e: X4 S* V當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
  K2 J  H- A  x8 V! \9 C貼各paper給你參考
1 n/ c5 `& v2 {# U7 D這各paper我曾經有使用過
5 p4 M2 [( @, p1 X: v' Z不過沒用在向你那麼高的切換頻率下
( a7 r" [# B4 R, o. ^paper中的UGF只有1.2M
2 F) r0 `4 k) R+ @7 `5 I9 t我改到約4M左右
9 u& H1 S# ]( D) x看你的切換頻率有20M這麼高
電流ㄍ一ㄥ一下或許有機會

w765432001

& V3 K  P/ \1 w9 D$ p. c嗯嗯，我有去看了Razavi裡面提到的CMFB，
8 @* A& y7 l: Q/ S. }, |7 E) p但對於VB跟vcmfb拉回的點還是不太了解，
, e) z4 I, K! K9 H* }1 X上圖我已經把M6和M7都改成diode-connected了，
而結合mbission的意見，我把補償電容跟電阻都拿掉了，
/ y1 @% M7 O" B; G. Z/ L; V但這樣我CMFB電路裡面vb要用哪一個?
如果vcmfb如版主所說，要給M1,M3的GATE，
我有試過vb選擇M2的gate，
5 v9 I' k' x& h/ T然後拉cmfb到M1 M3的gate，
這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
都跟不上輸入的值，

7 b! [9 ]  Z: V' f: l所以我懷疑我vb選錯了，
或者是哪邊弄錯了，
" X' a8 }& X+ T) P! m我繼續看看書本，有些還不是很懂，
1 D2 E4 p" a, k8 n* f' `5 v歡迎大家提供意見給我

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
; c* v3 O& O' o3 k7 P& vMiller補償也不需要了

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

w765432001

1 v- i! z$ @* T8 Z, T, l* m感謝mbission以及版主提供意見~
我後來將電路圖改成上面這樣，
; z3 {8 d- l/ Q$ M後來請教我學長也發現cmfb應該接錯了，
那我改成上面這樣還會有問題嗎?
不過我只要接一個CMFB電路，
那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
  Y7 E0 J' u# i! a( q) u& m目前電路是這樣，還在模擬中，
# S# u( U3 X. `+ m/ J  e4 g( T% J有些還不是很懂，懇請賜教。

monkeybad

同意mbission
. X/ L. I2 K% E' O. p+ y. o" K0 mcommon mode feedback接的電壓有誤
另外如果是兩級的放大器 因為你都沒有採用diode接法
1 E" A/ t7 U; f& H0 d( A所以這兩級應該都要加CMFB 以確保dc準位

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
' N" q+ ~' b- b! a) Z0 V2.接回去的點好像也不對,要構成負回授
+ G1 t5 o5 F, N* m7 S, Z6 h) m: y3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
  input兩端及cmfb點設立初始值
再試一下吧

w765432001

感謝mbission與shaq提供意見，
: M+ m: U7 C! U# k8 Q1 d2 `' f我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
/ E; U, e3 U% t2 y) Y1 K% {下面是我cmfb電路
$ y5 |5 B4 f! w! I
不過這樣想請問因為我用到mos開關，
) t" l# h* a) L通常我都用暫態在觀察，
% R: ~: u2 B; }/ e. [而這樣我要如何量測op頻寬那些數據呢?
, V( a# ]& B5 I+ G$ q9 D4 ?因為頻寬spice通常都用ac觀察，
這樣開關該怎樣有作用。
順便想問看看我上面這樣接，有哪邊接錯嗎?
6 R6 O7 s6 I) Q' Q/ J+ U2 i- }& @或是可能會有什麼問題，
因為我把op拿去放在取樣維持放大電路(SHA)裡面，
+ |' g9 m* j" _6 a! B1 r出來的結果沒有很理想，
& l1 C! X! J' {輸出都跟不上輸入，可能是頻寬不夠，
但我原來單端那個OP頻寬有到200MHz，
希望大家能給點建議，謝謝。

' n& W2 [8 h5 e: R5 o3 i- Y7 T) O5 X模擬SHA結果
6 Z. n* V: f7 Z8 q

shaq

簡單來說，把右半部 copy 到左半部去，
$ P( \" Y% i3 `, u9 ~- L7 x2 G) n
4 k9 V. x! ]+ c  D7 |M1, M2, M3 再用同一個偏壓點拉。
M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
3 n: b( b1 Z8 I: ddifferential output amplifier需有common mode feedback電路來確保inter-stage的common mode
不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值