請問使用power ring會有出現此error呢?

wombatwu

我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
請問有前輩知道原因嗎?

8 ]! X7 U# g  J' H* b5 w& x錯誤訊息如下，
% R' \4 T( {/ Gcheck SOFTCHK SUBSTRATE UPPERALL.-2Errors

% K5 W: S: X$ _! I/ A; g這兩個錯誤都是針對power ring。

arthur03226

檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接

wombatwu

不好意思，我忘了補充還有出現Extraction Report的error，

( w6 W, j2 R$ H1 M' M2 N( q3 cWARNING:  
          Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
          Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
; l% ^1 h- t' m# V, u( o, s
4 W6 `& V9 ~- A' e, Xcrtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??

crystal_blue

你好:
      一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
$ W9 J  I: B% {6 _  T3 e都是因為下列的原因所產生的:
2 q: O+ c  Q# e2 V
7 K! l* k. k8 ?1.POWER PIN 沒打上
' D8 _% o, h( U2.POWER PIN打錯 (如 VDD OR GND 打相反)
& z& t; U4 p$ z. m7 z8 b3.不同的電位沒用LAYER做區別(如SUB2 )

以上是我曾遇過的問題，提供給你參考。