請問使用power ring會有出現此error呢?

wombatwu

我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
, o& x% t# o2 U, c. C3 z* m0 k請問有前輩知道原因嗎?

/ h7 k1 _  ]' N0 B' N( h% n錯誤訊息如下，
check SOFTCHK SUBSTRATE UPPERALL.-2Errors
. _( y- I, @% y- Z, m! s
這兩個錯誤都是針對power ring。

arthur03226

檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接

wombatwu

不好意思，我忘了補充還有出現Extraction Report的error，

) y6 E$ [9 _& o; U" U- kWARNING:  
          Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
, C2 v1 J, w( {) x7 }          Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
/ y8 S: W, D* x' u0 O  [
6 H1 y0 e; C5 d) f2 @crtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??

crystal_blue

你好:
' |( R$ e$ [3 {% C      一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
! n  |: Q8 I' j都是因為下列的原因所產生的:
6 t8 I( `0 `; Q: P: H
1.POWER PIN 沒打上
2.POWER PIN打錯 (如 VDD OR GND 打相反)
6 d$ N8 |# I7 u/ V2 t3.不同的電位沒用LAYER做區別(如SUB2 )
3 V% V4 o* s, F& N0 u0 g
7 j: d6 a8 Y( b以上是我曾遇過的問題，提供給你參考。