用verilog程式控制LED亮暗

kb76628

我是一個verilog新手，最近在想一個問題
* Q+ D  s, S" L% d# O0 _如果我有二個LED燈，1表示亮，0表示暗
樣本如下表，如果我想要控制它每一個樣本LED亮二秒
1 W. f3 [( v/ g5 z並依照此樣本往下依序亮
3 A8 U; ~6 l2 w% \; s' Q! [$ f, o1~2秒 LED1亮，LED2暗
& I4 ?$ @3 `; q' c2 c3~4秒 LED1亮，LED2亮
5~6秒 LED1暗，LED2亮
7~8秒 LED1亮，LED2暗
LED1 LED2
　1 　0
　1 　1
) w8 I8 @" \1 Y: R, b6 ^4 K　0 　1
　1　 0
1 l2 B4 C- q3 |' r$ b# ?- ^且用2個指撥開關控制LED關(指撥開關1控制LED1關，指撥開關2控制LED2關)
/ X, e& L4 {9 p; m/ c& Q如1~2秒時LED1亮，如果我在1~2秒時間區間內按指撥開關1，LED1熄滅，但在3秒時LED1和LED2又會亮.....一直往下執行
7 b9 f0 D" Z5 Q) M" s" K2 {: _用verilog程示要怎麼寫呢?
$ o! A! w! k8 L: A9 _# l0 `7 Q有高手可以教我嗎?
8 i7 \2 U9 {; L3 F% y( h感謝!

leo61532

其實最簡單的方法就是寫個counter，寫個判斷式來控制哪個LED要亮即可。

lypei-mr1987

verilog lejie yidian ....yihou keyi xuexue

jackhsiao

嗯!不錯的建議!可以好好參考!

zxcv990

頻率快慢可以控制明亮，你可以寫幾組除頻器，來切換~~

sakuralaya

Dear Sir ,
, r, Y; D* F, f; D6 r我用FSM嘗試，simulation也成功     
4 I: L  m$ S& |# x" |# z參考看看吧
/ G: o: c: n2 g! ]* b# V
module LED_Ctrl(clk, rst_n, sw, LED);
    input clk;
    input rst_n;
    input [1:0] sw;
    output [1:0] LED;
         
: S% N8 r6 D* D) @5 _8 u         reg [1:0] LED ;
         reg [1:0] CS ;
         reg [1:0] NS ;
         
////////// STATE //////////////
         parameter RESET=0 ;
6 W& {  g5 R$ S/ K4 m' d" W         parameter S1=1 ;
6 |0 i6 c5 T- J' P) z) h! @+ u2 z         parameter S2=2 ;
         parameter S3=3 ;
/ I3 j+ D/ ^2 U. z7 q: o4 F9 w         
0 \3 j4 i# W! C8 N! |% W; N. F4 V5 }         
5 e- x7 s8 n4 G3 B         
         
////////////  FSM  //////////

4 C4 k9 U, B9 m2 |: o7 \' a4 Talways@(posedge clk or negedge rst_n)
+ a5 `0 ], i/ x. }% O9 u  w% fbegin
       if(rst_n==1'b0)
0 Z1 m6 V: B& R8 q! Z           CS=RESET ;
4 r1 M1 {) ?4 }( P       else
# K5 C: T7 r( @, A' ?! y5 S            CS=NS ;
, s# C$ }1 c# C! z, T! Yend
               
               

" ?( m  ^5 Y( z    always@(CS or sw)
      begin
1 @0 o) X( w1 j4 {3 E/ B3 V. T- Q4 c5 C            case(CS)
             RESET :  begin NS=S1 ; LED=2'b00 ; end
                  S1    :  begin NS=S2 ; //LED=2'b10 ;                  
) N+ f/ A- L9 @% Y4 r( J) E1 O                   if(sw==2'b10)
                       LED=2'b00 ;
+ P6 Z7 R) `; t) y  J& g- C4 G                   else
  C0 g! i2 N- z4 ]- O                                   LED=2'b10 ;  end
+ z% \) j! M1 i# g                  S2    : begin NS=S3 ; //LED=2'b11 ;
                                if(sw==2'b00)
                                    LED=2'b11 ;
/ R& Q: D* z4 a. u) A7 L/ n                               else if(sw==2'b01)
0 g2 r5 Z; V) {3 m: x' G1 @                                    LED=2'b10 ;
& n& S# V) d& u) B                               else if (sw==2'b10)
                                    LED=2'b01 ;
                               else
                                   LED=2'b00 ; end
2 l$ L8 r# Q; ~, N* f; }                  S3    : begin NS=S1 ; //LED=2'b01 ;
                              if(sw==2'b01)
8 q+ z3 [6 x  ]9 F3 j7 X1 ]/ i                                   LED=2'b00 ;
                              else
: v1 ^4 ?6 r) y/ a9 L" v. N, W$ B                                  LED=2'b01 ;  end
7 q& r  e: C; @- X. H( h" t% n, b            default : begin NS=RESET ; LED=2'b00 ; end                   
          endcase                                
      end               
0 u) |# I* {6 K               
! o) ~' p7 v% R0 ]- Oendmodule

jerryyao

用state machine配合組何邏輯電路即可。

tommywgt

"沒聲" 大大在嗎?
# V. ~! {8 C* E  m4 B9 G' i
4 P8 x: V( F; t2 E7 O  J; d6 u2 @2 S不太常用verilog...哈
% y, A: `3 h, e5 J: n5 A5 ~( d
不過看起來就是個有條件輸入的counter而已