電流比較器問題

camby0816

各位前輩以及IC design同好們大家好 :
     小弟正在研究DCDC converter 的架構，當中有用到連續時間的電流比較器的電路，因為考量電路反應速度，採用一篇Paper(CNF)上的架構 ，在此大約講述一下


     前級為兩輸入電流誤差產生級(電流誤差訊號轉電壓訊號) : ( Iin – Iref )--> V(node C) 將此小電壓訊號經過3級的共源級放大器的放大來加快訊號反應,
最後經過兩級的Inverter使得達到rail to rail 輸出。

      電路架構看似簡單 不過卻發現 每一級的DC準位的漂移的問題很嚴重 導致我在跑模擬上針對不同 coner (TT SS FF SF FS) 所執行的結果天差地遠，
(例如在 跑TT時OK，一換上SS 或其他的，則 DC準位改變 造成後面各級放大器工作區域跑掉)。


此圖為上面電路紅色圈圈所標注的的節點 這是跑TT狀態時的模擬結果 但是一到其他coner上模擬時 工作準位都跑掉了

不知道大家對此電路有何看法~若真的不可行，能否介紹幾種連續時間的電流比較器。希望大家可以給我一些意見，謝謝。

katherine

剛好最近在設計電流比較器 非常有用 一直困擾我的問題

yutian

請問樓主，你在哪個datasheet上看到要做 Current-to-Voltage circuit。在K.T. MoK的paper中有講過voltage to current circuit。
對于Finster的回答，很到位，我個人覺得在行。

vjc5

用Latch來取代C-S amp, 改正容易飄bias問題.

finster

前陣子在作up-down conparator,因為用數位邏輯所需的電路太大,所以改用current comparator circuit
所以,也就對這current comparator稍微研究了一下
你所使用的這種架構並不好,因為送到後級的反相器的PMOS的Gate是直接接地,所以對於power supply的變動會有很大的影響,很容易會造成誤判的現象
若你想用這種架構,建議你自己在設計一個bias circuit,讓PMOS的Gate不要直接接地,如此一來便可解決你的困擾
另外,附上三張圖,這三種架構是我之前在找current comparator circuit時所看到的其他架構,基本上效果都比你的好一些,不過,都還有一些小盲點需要留意,在設計時留意一下你要比較的電流大小與速度
另外,current comparator circuit會有一些小限制,設計時留特別留意要比較的兩個電流的源頭是否一樣,不然很容易會出錯