請教大家Low power IC design方面有什麼好書可以介紹的?

chienhaocha

這邊指的是數位IC設計，另外希望可以針對 RTL code 修改方面著手，
' G. y! v+ B" h( U2 F* N2 L
8 L( b. k+ L2 D1 K1 B謝謝大家~~~

engineer

有沒有Low Energy IC Design的相關資料？

rise2814

很感謝你的分享這本好書
( ~4 L! c: z3 l! e4 k$ Z8 i, S
- x0 c7 o+ U5 b9 P& S- Z感謝你

was336789

感謝製作的辛苦發布找這類的資料找很久了

darylz

Low-Power.Design.Methodology
% P: W3 j; V9 u9 P1 F, u! S
http://www.springer.com/engineer ... k/978-0-7923-9630-7

lean6688

我想前一位大大是指這本書:
9 D' m0 i3 W7 k# Y0 `0 s5 }$ phttp://www.amazon.com/Power-Methodology-Manual-System-Chip/dp/0387718184
我看過這本書, 寫的很好, 很清楚~
$ D# ^  ?' I2 d4 g9 `. R2 r
0 s. A$ V4 O2 Z, l5 I" R% z9 x給各位有興趣的人一關於此書的website - Overvew of the Low Power Methodology Manual
(按playback 再填資料再submit..就OK啦)
https://synopsys.webex.com/synopsys/onstage/g.php?AT=VR&RecordingID=22290132&recordKey=5042FBC92A5DC7568FB1791BA9527E5BFAE1B34A7124376B9D88A867104A9B04

lee100

Below web link is low power design topics using Synopsys UPF flow for you reference:
5 m6 l3 K5 O( s+ _( m* u. Y1 A3 @http://synopsysoc.org/magicbluesmoke/index.php

lee100

In general, let tool handle all of clock gating (ICG) cells is able to get best design QoR. Not only reduce power consumption, but also reduce area overhead.

chienhaocha

不好意思，參考書籍的連結失敗唷...
% X1 ^5 q7 I+ G7 z8 o& G- y

) g# `: m8 N2 Z: a- ^7 |* \5 |另外請問，若自己在設計中加入clock gating，
* l% a% ?( v( p+ g. M- W
和SYNOPSY POWER COMPILER Tool來比較，哪種
' b( n5 @  r- M- N
# y  H9 S6 @+ ~  [+ v( f* F對功率消耗來說比較少呢?

% q2 T( N2 z4 J; U5 O$ W或是可以混搭使用，先採用clock gating設計，
8 B. ~, M5 R3 Z  x7 f" d, v
再使用Tool，是否更好?

steven58811

1 可用 SYNOPSY 得POWER COMPILER
6 D1 M7 C5 p9 Y3 m* [2 可用 GATE CLOCK 方式設計
- S/ {/ m& G: W2 }3 R3 http://www.amazon.com/Power-Methodology-Manual-System-Chip 這本書可參考