clock 的duty ratio問題

小人發

如果想要在testbench裡面完成一個1/4的duty的clock
code要如何寫?
需要用迴圈寫嗎
" `0 I$ A6 l2 s& U9 N: A3 j
: P4 ~6 Z- u' Q) Q- K% h$ s我知道 duty=50%是
7 A, o: k. D  Z0 K
* ]2 l$ C7 O* B2 \" a' ealways
! w6 p9 r) U7 V4 {; O% y7 U#20   clk=~clk;
0 y) x" l7 x- Rinitial   begin
/ i- P: A" L# E# |. y. \0 q7 sclk = 0;
end
6 |% _. F, I/ L8 `- Q
% u, m. {4 ?$ |[ 本帖最後由 小人發 於 2008-3-24 08:45 PM 編輯 ]

jarodz

#(500/(SYS_CYCLE*0.1)) sck = ~sck;

klim

`timescale 1ns/10ps
parameter        SYS_CYCLE = 12;
initial begin
8 K! e) Y  q( _8 }: _2 I0 J: Q) R        sck = 0;
) \9 z' G$ Y) }. p$ q7 d        forever begin
8 j' }1 j9 e# e3 {' ^1 \$ T+ j          #(500/SYS_CYCLE) sck = ~sck;
        end
, |. n7 h5 j/ mend       
8 t: u  ^3 B1 T' ^/ a2 J/ Y結果sck為82ns的clock, 請問如何變成82.334ns的clock, 也就說怎麼做小數點的運算?

masonchung

你的問題應該跟這位大大類似
http://www.chip123.com/phpBB/vie ... extra=page%3D5#zoom
這是另一種實現方法

masonchung

應該加一級counter , 以 clk 為 clock , clk_out 為輸出
initial 時clk_out=1
' V4 p5 o/ S# Q4 w1 R4 @2 m數到1把 clk_out=~clk_out
數到4就 reset 並  clk_out=~clk_out

小人發

#20   clk=~clk;
1 Z) f; l4 r6 y) B" X! `4 p( S#10  clk=~clk;
# _& i0 l' b4 ~: D: X- \' Z* f
* B. n" ]7 W! [: W9 g, y4 U版主寫的這兩個  應該都是duty=50%的頻率吧
只是出來的頻率不一樣
應該沒辦法達成duty=25%
還是說我沒看懂?

masonchung

因為duty=50% => #20   clk=~clk;
所以duty=25% => #10  clk=~clk;
9 `( X6 j+ A4 m4 I5 q, N( X1/4的duty high , 3/4 的duty low ==> clk = 1;
! A8 i& U1 |2 W/ R所以這樣子改一下
always
* t1 L8 q* I3 F% m#10   clk=~clk;
. L" n7 t; n/ q& w6 W7 M% q. iinitial   begin
4 F! E4 C* L3 H0 r  aclk = 1;
end
, X7 p# ~, j! w) V! x試試看