請問如何降低64-bit漣波進位加法器的延遲時間？

yy81d305

請問如何降低64-bit漣波進位加法器的延遲時間？
  g( @1 ?! ^9 L) J因為電路串接成64-bit每一級的寄生電容變大，
如何降低電路所造成的寄生電容？
/ I7 T* V3 }: C2 J9 l! [' q謝謝!

masonchung

作ASIC的話
. h" ^, \+ W; h7 g應該是請RD化簡成Carry lookahead 之two-level Nand-Nand等效電路
或者改成Carry save 加法器