電路模擬問題請教

hoodlum

板上各位先進大家好:
                小弟我是類比設計新手,目前偏電源電路設計的部分,最近有個疑問想在這跟各位先進請教
                   如果文筆不好導致問題不清,或者提問方式有違版規,請各位見諒與指正
- N/ _! s) ?, t                   最近聽到公司某些前輩提及,有經驗的類比工程師,往往越能將自己的模擬環境設置得像實際
6 z# p, L" ]+ \3 m4 q* F) a                   在濾波器上量測到的情況,比方說將一些雜訊來源的模型加入自己的模擬環境中,讓自己的電路能更貼近真實
  _* [) Q9 J9 q9 u+ M                   又或者把bond線的電感效應加入,小弟我在這想請教各位先進的是,在電路模擬時,除了電路本身的功能性
                   模擬之外,還有什麼其他效應需考慮,另外就雜訊而言spice model裡不是已經包含MOS雜訊模型了嗎??那還
! s% ^* D9 w5 K( G2 G                   需要另外加其他模型來模擬嗎???如需要又需怎麼加呢??
6 }; M) H2 I0 i/ O                小弟第一次提問,不知這樣問有沒有什麼問題,還是先感謝各位先進啦!!感恩感恩

yhchang

在自己的 晶片內部 如果有跑很長的線  就要model 等效的 RC
+ t0 q7 K' ]  }5 ?$ _6 C在POWER部分 根據封裝方式的不同 每個PIN打出去的金線都不一樣長   
  A; S5 i7 l& ~但大致上有個等效的經驗法則 10mil = 1nF    (長度單位我有點不記得了)
這樣子你跑電路時  你的電路就會有 Power/Ground的 Bounce  這就會比較貼近真實的情況
3 p; t8 v) v, G+ n  `Board的部份  我只知道  要model 看出去的 Loading 電容
  X! P: n- ?3 Q) ^- r* _  G  ?然後 如果外部介面是 特定的 Termination 那就要把外部介面 掛在 輸出端
% H( V' S, q) B0 w5 g輸入也要根據SPEC follow VIL/VIH 的規定
+ I& o0 ~( @$ g但如果是做板子把不同的IC整合在一起互相做阻抗匹配的Model方式  這就要留待 很強的FAE來回答這個問題.

kanoson

基本上resistance , capacitance , inductance of bond wire , package , board 都需要考慮
- ?& W1 T$ O# j; Z' t6 u3 k這些都有等效model ckt 在書和論文上,

qpau

MOS的雜訊模型只在模擬雜訊的時候會加進來,
在跑暫態分析時是不考慮在內的,
0 h) _" r, {/ d3 H  h所以跑暫態分析時必須自己加進外在環境的等效電路以及雜訊源,
7 q# Q& ]% F9 r6 D- g才能更接近實際使用IC的狀況