M0+ M0 M3 M4 Soft IP Cores

sinoicboy

遊客，如果您要查看本帖隱藏內容請回復

iconstart@gmail.com
0 c: e1 N& v$ d- J1 b
├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
6 b9 i/ Z$ W" w% f! v: T$ x│         
/ x' p; s8 m5 X3 V7 j2 S) |* w├─AT420-DC-02008-r2p0-00rel0
│  └─docs
9 P0 U9 |. t  G# x: }│          DII0194A_cortex_m3_r2p0_csg.pdf
0 d7 p* _! A8 A4 m( \│         
├─AT420-DC-13001-r2p0-00rel0
│  └─docs
  U% `8 G9 T: h, f& ^* T  H
│  │  │          CM3CodeMux.v
0 }# {% O# e- n9 @& V│  │  │          CM3flashmux.v
. B4 Q$ i* ?7 C. h# G│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
│  │  │         
1 }0 x: {! P8 q% k0 d│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
│  │  │  │  
│  │  │  └─verilog
* K( P. D# r" Z1 _. V! i* J│  │  │          DAPDpApbDefs.v
, x9 _+ n/ W  A│  │  │          DAPDpApbIfClamp.v
0 {/ m" s$ v4 H/ x$ {4 b) v│  │  │          DAPDpApbSync.v
& ^  w3 ?2 o( u5 F. i& x0 X. K│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
8 d* z! F- Q' S2 O( x% @. L2 b3 l│  │  │          DAPDpIMux.v
, u- Q  Q$ b6 m! U0 S│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
7 l( n% f" c% M3 o  y6 i2 ~' F│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
5 ]2 n7 p0 x0 B│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
7 a7 q$ N! W; s: z! v│  │  │          DAPSwjWatcher.v
│  │  │         
0 s+ s* |( e( }│  │  ├─models
% l  I5 x% R& g% K│  │  │  └─cells
' C( Y6 Q! ~: U2 B$ u! n! \│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
  W, I4 R* }2 W9 V6 b│  │  │         
│  │  └─tbench
+ o* O& v1 h$ q( r│  │      └─verilog
) j7 Y7 |1 m) v3 Z: |│  │              AhbToApb.v
- w2 }: J0 r  i/ J0 ^│  │              AtbLogger.v
  A- g3 G. W/ \+ Y( b$ K; _│  │              BusMatrix.v
  W& f* }/ t5 u8 ~8 _│  │              ClkReset.v
: t& C! M# N8 F1 |│  │              CM3BusComparator.v
! ?; e( v$ o! R5 Q; ]& e* f3 |5 q
# ]8 r2 a7 C; F
│      │  │  exclude_list.sc_waitstate
+ [# W+ Y! g9 }) s4 g8 l. C
             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
& r8 m. r! n. E: a; Z             │      │  
             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
+ I/ ^& h$ `& g4 d5 H  n* M; p* `             │              cells_1.geo
             │              cells_1.pwr
             │              index.cli
             │              README.TXT
; E7 `9 N1 M" w             │              rulesets
1 {( u! D  j0 a! p4 q7 D0 o  W) a' y8 z             │              VERSION.TXT
/ c; w% T9 @/ |1 W  U; U7 {             │              vias_1.geo
; Q9 I) B9 w5 u4 F+ S" Z% N" G5 o             │              
# ^; C; @! c4 z* V( g5 F$ \1 i0 L             └─tsmc
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
9 }( f5 T% s4 q! a- ~+ G) m                     └─6X2Z
% ~6 M( F+ v( A% z# l                             corner.defs
6 X3 y$ f, O. w& X
1 |  a! K" f7 f8 ^' s5 C├─integration_kit
│  ├─logical
│  │  ├─cm0ikmcu
. z& z7 Q5 |6 s) l+ B4 X/ A│  │  │  └─verilog
│  │  └─tbench
! x4 Y4 ~) O2 n9 R# E' ]│  │      └─verilog
. j2 h: A+ j# _& p│  └─validation
│      ├─glogs
7 ^# k+ r3 b( q/ J/ d) f│      ├─logs
│      ├─mdk
6 k$ m& _3 g. G3 d│      ├─srpg
# u5 }* n+ r( {; D0 |$ o) R; D│      ├─tests
│      │  └─CMSIS
8 _1 j2 e! s$ F2 [│      │      └─Core
│      │          ├─CM0
│      │          └─Documentation
* D$ }  ]. B- c2 v' w8 Q│      └─vectors
  g0 }9 e' ]" u( D├─ipxact
│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
# h$ X+ [3 }+ \: h+ v& F│  │  └─arm.com
5 T7 \; k" y. \2 q  c, Z9 }│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
! F) f: ^( d* [  ?+ U│      └─arm.com
- n. |) H% I0 t! {% l9 }│          └─Cortex-M0

yukitsu

感谢分享，学习一下。