[IBIS model]在hspice下，無法模擬

a7893657

小弟使用簡單設計了一個，由四個INV組成的butter，將其由SPICE model to IBIS model，
( B/ x( z. a- D3 ?/ }6 |% q" u
$ d& i( f0 v( `% G0 A% j8 G參考NCSU的範例，在butter.s2i中有一段[PIN]設定，讓小弟很無解...
2 B$ q6 ]' t  g7 a& \- `% z===============================butter.s2i
[Pin]
9 c% x! g1 _! l) x& Q. V1 out   out   INV_OUT
9 F) r2 i$ Q; G4 ~; e  T  ]-> 2
! `# v2 v8 T& m6 ?) G, z* [4 U& |2 in    in    dummy
3 vsa12 vsa12 GND
4 vda12 vda12 POWER
===============================
' v2 @: L' ^  R. v/ a[Model]      INV_OUT
$ L9 T' k4 E0 j: E: w# W" C[Model type] output
[Polarity]   Non-inverting
; b% W/ o6 R8 N% @/ C" P...
$ m, Z# Z& A6 u& y# o; v===============================
( t( a; K6 t  h/ m. O% Z[Model]         dummy
[nomodel]
& L# z) N( s' M6 A7 R* n$ d" m' \===============================butter.s2i
) ?6 A3 t' M* q. X- y5 R2 L
照他的解釋，她是利用了[Model]dummy去製造了一個假的輸入訊號，讓我可以模擬出V-t and V-I，實際也成功了，
6 Y/ z% k4 R7 L4 K但我轉出的butter.ibs中出現了，
, g1 c; _% Y: O( S- `! u1 w. p===============================butter.ibs
[Pin]  signal_name          model_name           R_pin     L_pin     C_pin
4      vda12                POWER
& T- m' t# Z" A3      vsa12                GND
|2     in                   dummy
1      out                  INV_OUT
===============================butter.ibs
. |2 d0 R+ K8 N% w% W
這段轉出的IBSI model，確實把dummy給擋住了，這使得我的[Model type]output變成是一個只有輸出沒有輸入的"三腳"模型，
# B! u+ t0 L5 L' ]9 D+ l7 {5 z在我怎麼在hspice裡加入input都無法模擬，就算我"手動"把butter.ibs的"|"去掉改成model_name dummy=>INV_OUT，也是無用，
" ~( @! D3 y( |2 D
: J; }, N. I: W9 f& T/ R5 ]請問各位大大，這是為什麼!????????

power51920

學習一下學習一下學習一下學習一下

sd5517805

參考NCSU的範例，在butter.s2i中有一段[PIN]設定