設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › ESD/EMI/EMC討論區 › 請問半導體latch up
返回列表 發新帖
查看: 7551|回復: 1
打印 上一主題 下一主題

[問題求助] 請問半導體latch up

[複製鏈接]
跳轉到指定樓層
1#
發表於 2012-7-31 16:33:52 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
在電路設計中難免會有 pmos 的sd一端接 vss 或是 nmos的sd一端接vdd
; k7 r8 A8 P/ d: j2 Q" b這樣的設計 為何會有 latch up  的風險在% t" T9 l$ K1 V% E0 d& I
其原理是甚麼呢
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2012-8-21 21:37:09 | 只看該作者
寄生的PNP NPN形成了正反馈，所以有风险；如果这个正反馈通路存在于电源和地之间，不就形成低阻通路了嘛，很容易烧毁器件
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-27 12:56 PM , Processed in 0.151009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表